Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Modified CSD Group Multiplier Design for Predetermined Coefficient Groups

그룹 곱셈 계수를 위한 Modified CSD 그룹 곱셈기 디자인

  • Kim, Yong-Eun (Div. of Electronic & Information Engineering Chonbuk University) ;
  • Xu, Yi-Nan (Div. of Electronic & Information Engineering Chonbuk University) ;
  • Chung, Jin-Gyun (Div. of Electronic & Information Engineering Chonbuk University)
  • 김용은 (전북대학교 전자정보공학부) ;
  • 허일남 (전북대학교 전자정보공학부) ;
  • 정진균 (전북대학교 전자정보공학부)
  • Published : 2007.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

Some digital signal processing applications, such as FFT, request multiplications with a group(or, groups) of a few predetermined coefficients. In this paper, based on the modified CSD algorithm, an efficient multiplier design method for predetermined coefficient groups is proposed. In the multiplier design for sine-cosine generator used in direct digital frequency synthesizer(DDFS), and in the multiplier design used in 128 point $radix-2^4$ FFT, it is shown that the area, power and delay time can be reduced up to 34%.

Fast Fourier Transform(FFT)과 같은 디지털 신호처리 응용에서는 계수가 미리 정해진 특정 그룹의 곱셈기를 사용한다. 본 논문에서는 수정된 CSD 알고리즘 및 부분곱 공유 알고리즘을 기반으로 계수가 미리 정해진 특정 그룹의 곱셈 계수를 위한 효율적인 곱셈기 설계 방법을 제안한다. 제안한 알고리즘을 direct digital frequency synthesizer(DDFS)에 사용되는 sine/cosine 생성회로 및 128 point radix-24 FFT에 사용되는 곱셈기에 적용하였을 경우 기존 곱셈에 비하여 면적, 소비전력, 속도에서 최대 34%의 이득이 있음을 CAD 시뮬레이션을 통해 보인다.

Keywords

References

  1. O. L. MacSorley, 'High speed arithmetic in binary computers', Proc. IRE, vol. 49, pp. 67-91, 1961 https://doi.org/10.1109/JRPROC.1961.287779
  2. S. W. Reitwiesner, 'Binary arithmetic,' Advances in Computers, pp. 231 - 308, 1966
  3. 이은실, 김정범 '전류모드 CMOS 다치 논리회로를 이용한 $32{\times}32-bit$ Modified Booth 곱셈기 설계' 전자공학회논문지 제40권 SD편 제12호, pp. 72-79 2003.12
  4. J. Y. Oh and M. S. Lim, 'New radix-2 to the 4th power pipeline FFT processor,' IEICE Trans. vol. E88-C, no. 8, pp, 1740-1746, Aug. 2005
  5. Y. E Kim, K. J Cho, J. G. Chung 'Low power small area modified Booth multiplier design for predetermined coefficients' IEICE Trans. vol. E90-A, pp. 694-697 Mar. 2007 https://doi.org/10.1093/ietfec/e90-a.3.694
  6. De Caro. D and Strollo, A. G. M. 'High-performance direct digital frequency sysnthesizers using piecewise-polynomial approximation', IEEE Trans. vol. 52, no. 2, pp. 324-337, Feb. 2005