• Journal of the Microelectronics and Packaging Society
• /
• v.23 no.2
• /
• pp.1-10
• /
• 2016

This paper reports the trends of researches and technologies of electronic packaging using graphene. Electronic packaging is to provide the signal and electrical current among electronic components, to remove the heat in electronic systems or components, to protect and support the electronic components from external environment. As the required functions and performances of electronic systems or components increase, the electronic packaging has been intensively attracted attention. Therefore, technologies such as miniaturization, high density, Pb-free material, high reliability, heat dissipation and so on, are required in electronic packaging. Recently, graphene, which is a single two-dimensional layer of carbon atoms, has been extensively investigated because of its superior mechanical, electrical and thermal properties. Until now, many studies have been reported the applications using graphene such as flexible display, electrode, super capacitor, composite materials and so on. In this paper, we will introduce and discuss various studies on recent technologies of electronic packaging using graphene for solving the required issues.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.340-341
• /
• 2008

본 논문에서는 미세 패턴을 구현하기 위해 폴리머 소재의 조성에 따른 공정의 영향에 대해서 연구를 하였다. 제작된 본딩 필름은 난연계 에폭시수지와 고내열 특성을 위해서 경화제 조화 성분 폴리머를 이용하였다. 또한, CTE 값을 향상하기 위해서 필러로서 SiO2 분말을 이용하였다. 조성물은 혼합하여 슬러리를 만들고, 테입 캐스터를 이용하여 필름을 제작하였다. 제작된 필름은 150 및 160도의 온도에서 가열 가압하여 경화하였다. 제작된 수지는 유전율 3.2의 유전율과 loss tan 6값이 0.015값을 나타내었다. 또한 제작된 본딩 필름의 조화특성 연구를 위해서 경화조건, 스웰링 조건, 디스미어 시간에 따른공정 변화의 영향에 대해 고찰하였으며 제작된 시편의 조도는 SEM으로 관찰하여 조화성분 함량에 따른 최적 조건을 선정하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.307-308
• /
• 2006

In this paper, we propose an ultra wideband pass filter of ring type with embedded stripline stub. The fractional bandwidth was 98 % at the center frequency of 8 GHz and insertion loss was below 1 dB in passband. Two kinds of dielectric materials with the permittivity of 7.8 and 40, respectively were adopted in evaluating the suggested filter structure. As the permittivity of material became larger, the size of filter smaller as expected without any sacrifice in filter performance. In summary, the suggested filter structure has smaller size due to the embedded stripline stub and can be minimized by adopting dielectric material with higher permittivity again.

• Journal of the Semiconductor & Display Technology
• /
• v.18 no.4
• /
• pp.149-153
• /
• 2019

The technology of electronic packaging among semiconductor technologies is evolving as an axis of the market in its own field beyond the simple assembly process of the past. In the field of electronic packaging technology, the packaging of power modules plays an important role for green electric vehicles. In this power module packaging, the thermal reliability is an important factor, and silicon nitride plays an important part of package substrates, Silicon nitride is a compound that is not found in nature and is made by chemical reaction between silicon and nitrogen. In this study, this core material, silicon nitride, was fabricated by reaction bonded silicon nitride. The fabricated silicon nitride was studied for thermo-mechanical properties, and through this, the structure of power module packaging was made using reaction bonded silicon nitride. And the characteristics of stress were evaluated using finite element analysis conditions. Through this, it was confirmed that reaction bonded silicon nitride could replace the silicon nitride as a package substrate.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.33-33
• /
• 2007

SoP-L 공정은 유전율이 상이한 재료를 이용하여 PCB 공정이 가능하고 다른 packaging 방법에 비해 공정 시간과 비용이 절약되는 잠정이 있다. 본 연구에서는 SoP-L 기술을 이용하여 Si 기판의 함몰에 판한 공정의 안정도와 함몰 시 제작된 때턴의 특성의 변화에 대해 관찰 하였다. Si 기판의 함몰에 Active device를 이용하여 특성의 변화를 살펴보고 공정의 안정도를 확립하려 했지만 Active device는 측정 시 bias의 확보와 특성의 민감한 변화로 인해 비교적 측정이 용이하고 공정의 test 지표를 삼기 위해 passive device 를 구현하여 함몰해 보았다. Passive device 의 제작 과정은 Si 기판 위에 spin coating을 통해 PI(Poly Imide)를 10um로 적층한 후에 Cr과 Au를 seed layer로 증착을 하였다. 그리고 photo lithography 공정을 통하여 photo resister patterning 후에 전해 Cu 도금을 거쳐 CPW 구조로 $50{\Omega}$ line 과 inductor를 형성하였다. 제작 된 passive device의 함몰 전 특성 추출 data와 SoP-L공정을 통한 함몰 후 추출 data 비교를 통해 특성의 변화와 공정의 안정도를 확립하였다. 차후 안정된 SoP-L 공정을 이용하여 Active device를 함몰 한다면 특성의 변화 없이 size 룰 줄이는 효과와 외부 자극에 신뢰도가 강한 기판이 제작 될 것으로 예상된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.209-209
• /
• 2007

Passive Device는 RF Circuit을 제작할 때 많은 면적을 차지하고 있으며 이를 감소시키기 위해 여러 연구가 진행되고 있다. 최근 SoP-L 공정을 이용한 많은 연구가 진행되고 있는데 PCB 제작에 이용되는 일반적인 재료와 공정을 그대로 이용함으로써 개발 비용과 시간 면에서 많은 장점을 가지기 때문이다. SoP-L의 또 하나 장점은 다층구조를 만들기가 용이하다는 점이다. 각 층 간에는 Via를 사용하여 연결하게 되는데, RF Circuit은 회로의 구조와 물성에 따라 특성이 결정되며, 그만큼 Via를 썼을 때 그 영향을 생각해야 한다. 본 연구에서는 multi-layer LCP substrate에 다수의 Via를 chain 구조로 형성하여 전기적 특성을 확인하였다. Via가 70um 두께의 substrate를 관통하면서 상층과 하층의 Conductor을 연속적으로 연결하게 된다. 이 구조의 Resistance와 Insertion Loss를 측정하여, Via의 크기 별 수율과 평균적인 Resistance, RF 계측기로 재현성을 확인하였다. 이를 바탕으로 공정에서의 안정성을 확보하고 Via의 크기와 도금방법에 의한 RF Circuit에서의 영향을 파악하여, 앞으로의 RF Device 개발에 도움이 될 것으로 기대한다. 특히 유기물을 이용한 다층구조의 고주파 RF Circuit에 Via를 적용할 때의 영향을 설계에서부터 고려할 수 있는 자료가 될 것이다.

• Proceedings of the IEEK Conference
• /
• 2008.06a
• /
• pp.551-552
• /
• 2008

This paper presets a results of frequency response in variation of wire bonding length. A gold ball bonding is used as a wire bonding process, and a DPDT(double pole double thru) switch is adapted as a device for test. Wire length is ranged from 442um to 833um and a measured frequency range is from 1 GHz to 6 GHz. Little difference are measured in insertion loss and return loss depending on wire length. Measured S21 and S11 are -0.58 dB and -17.7 dB, respectively. S21 insertion loss is rising up and S11 insertion loss is falling down as the frequency is increased.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.36-36
• /
• 2007

본 논문에서는 SoP-L(System on Package-Laminates) 기술을 이용하여 이종의 유전율을 가진 유기물 적층 기반의 수동소자를 이용한 GSM/DCS 대역 분리용 diplexer를 설계, 제작하였고 그 특성을 고찰하였다. SoP-L 기술은 LTCC기술과 같은 타 SoP 기술과 비교해서 이종의 물질을 접합하는데 용이하고 공정비용이 저렴하다. 이러한 장점을 이용하여 캐때시터는 유전율 40의 고유전율 재료를 사이에 두고 구성하였고, 인덕터 부문에는 유전율 4률 적용, 정방혈 스파이럴 구조로 두 개 층으로 구성하여 소형화를 이룰 수 있었다. 제작 시에 구리와 유기물을 적층, patterning 하였고, 수직 via hole 을 형성하고 구리의 무전해, 전해 도금 과정을 거쳐 각 소자를 연결하였다. 이러한 과정을 거쳐 제작된 diplexer의 GSM 저역 통과 필터는 0.52 dB이하의 삽입손실과 20 dB 이상의 반사손실을 가지고 DCS 통과 대역 부근에 notch 가 존재하도록 설계함으로써 DCS 통과 대역에서 17 dB 이상의 저지특성을 나타내었다. DCS 고역 통과 필터는 1.2 dB 이하의 삽입손실과 16 dB 이상의 반사손실을 가지며 GSM 통과 대역 부근에 notch를 가지도록 설계하여 GSM 통과대역에서 32 dB 이상의 저지특성을 나타내었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.194-195
• /
• 2006

개인 휴대 통신 기기의 급속한 발달로 인해 부품의 소형화, 고집적화가 중요한 요소로 대두되고 있으며 이를 위해서는 모듈내부에 3차원적인 수동소자의 내장이 가능한 LTCC (Low Temperature Co-fired Ceramics) 공정이 각광받고 있다. Embedded Capacitor를 제조하기 위해 유전율이 7.6과 6.5인 LTCC 재료를 이종접합 하여 제조하였으며 이종재료의 수축거동 차이에 의한 camber가 발생하였다. 이를 해결하고 또한 고주파 부품용 정밀회로 패턴을 구 현하기 위해 PLAS 방식의 Constrained Sintering 공정을 적용하여 camber 문제를 해결하였으며 capacitance 값이 두 이종재료의 유전율과 1:1로 비례하지 않았는데 이는 유전율 65 tape에 잔존하는 기공 때문으로 판단되며 미세구조로써 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.267-268
• /
• 2007

기존의 Free Sintering 방법을 사용하는 LTCC(Low Temperature Cofiring Ceramics)는 수축률이 일정하지 않아서 설계 치수와 동일하게 제작하기 어려운 단점을 가지고 있다. 이에 따라서 정밀한 전자부품을 제작하기 위한 방안으로 X-Y면 방향에서의 변형을 거의 zero로 제어하는 Constrained Sintering(CS) 기술이 요구되고 있다. 본 연구에서는 LTCC 기판이 소성되는 동안에 변형을 억제하기 위하여 소성온도가 LTCC 기판 보다 높은 $Al_2O_3$ 분말과 유기물을 혼합하여 페이스트를 제작한 후에 스크린 프린팅 방법을 이용하여 도포 후에 Z축 방향으로 일축가압을 하면서 소성하여 수축률을 제어 하였다. 또한 바인더와 $Al_2O_3$ 분말의 함량에 대한 최적 조성의 $Al_2O_3$ 페이스트를 제작하여 0.5%로 수축률을 가지는 균일한 LTCC 기판을 구현 할 수 있었다.