• 한국지반공학회:학술대회논문집
• /
• 한국지반공학회 2001년도 봄 학술발표회 논문집
• /
• pp.563-570
• /
• 2001

In this study, the charactersistics of horizontal drains used to stabilize the dredged fill are investigated experimentally by doing tensile strength test, discharge capacity test, and filter clogging test. The types of the drains selected for the study are filament type (Tyre-E), embossed type(Type-P) and heat bonded cubic type with the thickness 10mm(Type-010) and 5mm(Type-05). The results of tensile strength and discharge capacity test show that the performance of drain Type-O10 was better than the other drains. This is caused by the fact that the lattice shape core of drain Type-O10 has strong rigidity and minimizes the loss of the sectional area of discharge with increased confining pressure. Analyzing the compatibility of filters by the results of the strength characteristics test and clogging test, the filter of filament type drain produced with polyester clothed polyamide performed well.

• Journal of Electrical Engineering and information Science
• /
• 제2권4호
• /
• pp.106-110
• /
• 1997

A new SOI NMOSFET with a 'LOCOS-like' shape self-aligned polysilicon gate formed on the recessed channel region has been fabricated by a mix-and-match technology. For the first time, a new scheme for implementing self-alignment in both source/drain and gate structure in recessed channel device fabrication was tried. Symmetric source/drain doping profile was obtained and highly symmetric electrical characteristics were observed. Drain current measured from 0.3${\mu}{\textrm}{m}$ SOI devices with V\ulcorner of 0.77V and Tox=7.6nm is 360$mutextrm{A}$/${\mu}{\textrm}{m}$ at V\ulcorner\ulcorner=3.5V and V\ulcorner=2.5V. Improved breakdown characteristics were obtained and the BV\ulcorner\ulcorner\ulcorner(the drain voltage for 1 nA/${\mu}{\textrm}{m}$ of I\ulcorner at V=\ulcorner\ulcorner=0V) of the device with L\ulcorner\ulcorner=0.3${\mu}{\textrm}{m}$ under the floating body condition was as high as 3.7 V. Problems for the new scheme are also addressed and more advanced device structure based on the proposed scheme is proposed to solve the problems.

• 한국지반공학회지:지반
• /
• 제13권1호
• /
• pp.147-158
• /
• 1997

본연구는 유한요소법을 이용하여 중간토지 반에 있어서의 부분배수의 정도가 지지력 및 변형 특성에 미치는 영향을 해석적으로 고찰한 것이다. 동시에 계산 결과를 모형실험 결과와 비교하여 계산법의 타당성 및 부분배수의 현상이 발생하는 지반의 지지력 문제에의 적용성을 검토하였다. 해석에는 수정 Cam-clay를 이용한 프로그램 CRISP90을 이용하였고,모델실험에서는 원심 모형시험장치를 이용하였다. 해석 결과, 부분배수의 영향을 받는 중간토지반의 하중칙하 관계를 충분한 정도로 표현할 수 있으며, 동법에 의해 상대재하속도를 배수, 비배수 및 부분배수영역의 3영역으로 분류 가능하고, 부분배수 영역의 범위는 10절도임을 밝혔다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.873-879
• /
• 2007

본 논문에서는 Freescale사의 Si-LDMOSFET 4-W 소자를 이용하여 고효율 class-F 전력 증폭기를 구현하였다. Class-F 전력 증폭기를 구현하는데 있어서 모든 하모닉 성분들에 대해 원하는 임피던스를 갖도록 조정하기는 불가능하기 때문에 2차와3차 하모닉 성분만을 조율하여 회로의 간결함과 동시에 상대적으로 높은 효율을 얻을 수 있었다. 또한, 본 논문에 설계된 증폭기는 보다 정확하게 하모닉 성분을 조율하기 위해, LDMOSFET의 대신 호 등가 모델에서 가장 큰 영향을 미치는 drain-source capacitance(Cds)와 bonding inductance(Lb)를 추출하여 하모닉 조율 회로를 설계하였다 제작된 고효율 class-F 전력 증폭기의 측정 결과 drain-efficiency(DE) 65.1%, power-added-efficiency(PAE) 60.3%의 효율을 얻을 수 있었다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.67-75
• /
• 2013

본 논문에서는 RSD(Raised Source/Drain)구조를 가지는 FinFET에서 3차원적 전류 흐름을 고려한 소스와 드레인의 해석적 저항모델을 제시한다. FinFET은 Fin을 통해 전류가 흐르기 때문에 소스/드레인의 기생저항이 크고 채널을 포함한 전체저항에서 중요한 부분을 차지한다. 제안하는 모델은 3차원적 전류흐름을 고려하여 contact부터 channel 직전 영역까지의 소스/드레인 저항을 나타내며 contact저항과 spreading저항의 합으로 이루어져 있다. Contact저항은 전류의 흐름을 고려한 가이드라인을 통해 작은 저항의 병렬합으로 모델링되고 spreading저항은 적분을 통해 구현했다. 제안된 모델은 3D numerical solver인 Raphael의 실험결과를 통해 검증했다. 본 연구에서 제안된 기생저항 모델을 BSIM-CMG와 같은 압축모델에 구현하여 DC 및 AC 성능 예측의 정확도를 높일 수 있을 것이다.

• 에너지공학
• /
• 제23권4호
• /
• pp.247-255
• /
• 2014

본 연구는 냉장고의 배출수 응축기 입출구 배관에서의 온도 특성을 알아보고 이를 예측하는 방법을 정립하는 것을 목적으로 하였다. 이를 위해서 빌트인 냉장고를 항온항습챔버에서 운전하면서 배출수 응축기 입출구 배관에서 온도를 측정하였다. 본 연구의 실험을 통하여 측정된 온도는 $37^{\circ}C$에서 $46^{\circ}C$로 변하는데 실제 온도는 측정된 온도 보다 $8^{\circ}C$에서 $22^{\circ}C$ 만큼 크게 차이나는 것을 확인할 수 있었다. 본 연구에서는 이렇게 차이가 나는 원인을 파악하였으며 이는 배출수 응축기 입출구 배관이 냉장고 본체에 부착되어 이를 통한 열손실이 크기 때문임을 알았으며 측정된 온도 결과로부터 입출구 배관의 온도를 예측할 수 있는 방법을 제안하였다. 본 연구의 온도 계산 결과는 실제 냉매온도를 6% 오차범위의 정확도로 예측할 수 있음을 알았다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.1-6
• /
• 2008

고전압 MOSFET에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 파워 클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 Drain-Extended PMOS를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 래치업의 위험을 피하기 위해 소자가 스냅백이 일어나지 않는 영역으로 동작 영역을 제한하였다. $0.35\;{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작된 칩을 측정한 결과를 통해 제안된 기존의 gate-driven 구조의 LDMOS(Lateral Double-Diffused MOS)를 사용한 ESD 파워 클램프에 비해 500% 성능향상(강인성)이 있게 된 것을 알 수 있다.

• 한국지반환경공학회 논문집
• /
• 제17권6호
• /
• pp.33-41
• /
• 2016

본 연구에서는 인공 식재 지반의 공학적 배수 성능과 생물학적 식생 가능성을 평가하기 위해 유한요소해석을 실시하였다. 불포화토 해석을 통해 인공 식재 지반의 공학적 성능 평가가 가능하다. 하지만 식생 조경의 관점에서 조경 식물이 생존하기 위해서는 인공 식재 지반이 최소한의 수분을 제공하는지 확인해야 한다. 화강 풍화토로 이루어진 인공 식재 지반을 1m 높이의 사각형 토체 기둥으로 모사하여 해석하였다. 해석 결과 토체의 배수 성능이 포화 투수계수와 불포화토 함수특성의 조합에 따라 크게 달라질 수 있음을 보였다. 체적 함수비의 변화가 최소 한계 수분 범위(LLWR) 이내에서 발생하는지 확인하여 식물이 갈수기 동안 생존할 수 있는 최소한의 수분을 인공 식재 지반이 제공할 수 있음을 파악할 수 있다.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.71-81
• /
• 2014

본 논문에서는 삼차원 소자 시뮬레이터(Sentaurus)를 이용하여 tri-gate FinFET의 fin과 소스/드레인 구조의 변화에 따른 소자의 성능을 분석하였다. Fin의 구조가 사각형 구조에서 삼각형 구조로 변함에 따라, fin 단면의 전위 분포의 차이로 문턱 전압이 늘어나고, off-current가 72.23% 감소하고 gate 커패시턴스는 16.01% 감소하였다. 소스/드레인 epitaxy(epi) 구조 변화에 따른 성능을 분석하기 위해, epi를 fin 위에 성장시킨 경우(grown-on-fin)와 fin을 etch 시키고 성장시킨 경우(etched-fin)의 소자 성능을 비교했다. Fin과 소스/드레인 구조의 변화가 회로에 미치는 영향을 살펴보기 위해 Sentaurus의 mixed-mode 시뮬레이션 기능을 사용하여 3단 ring oscillator를 구현하여 시뮬레이션 하였고, energy-delay product를 계산하여 비교하였다. 삼각형 fin에 etched 소스/드레인 epi 구조의 소자가 가장 작은 ring oscillator delay와 energy-delay product을 보였다.

• 한국정보통신학회논문지
• /
• 제19권11호
• /
• pp.2643-2648
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도분포에 대한 드레인유도장벽감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자한다. DIBL은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑농도의 분포함수변화에 대하여 DIBL을 관찰하였다. 채널길이, 채널두께, 상하단 게이트 산화막 두께, 하단 게이트 전압 등을 파라미터로 하여 DIBL을 관찰하였다. 결과적으로 DIBL은 채널도핑 농도분포함수의 변수인 이온주입범위 및 분포편차에 변화를 나타냈다. 특히 두 변수에 대한 DIBL의 변화는 최대채널도핑농도가 $10^{18}/cm^3$ 정도로 고도핑 되었을 경우 더욱 현저히 나타나고 있었다. 채널길이가 감소할수록 그리고 채널두께가 증가할수록 DIBL은 증가하였으며 하단 게이트 전압과 상하단게이트 산화막 두께가 증가할수록 DIBL은 증가하였다.