• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.696-699
• /
• 2008

A 10-bit source driver using low temperature poly-silicon(LTPS) TFTs is developed. To reduce the DAC area, the DAC structure including two 5-bit resistor-string DACs and analog buffer, which has analog adder is proposed. The source driver is fabricated using LTPS process and its one channel area is $3,200{\mu}m\;{\times}\;260{\mu}m$. The simulated INL and DNL of output voltages are less than 3 LSB and 1 LSB, respectively.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권2호
• /
• pp.104-110
• /
• 2011

A CMOS Image Sensor (CIS) mounted on mobile appliances requires low power consumption due to limitations of the battery life cycle. In order to reduce the power consumption of CIS, we propose novel power reduction techniques such as a data flip-flop circuit with leakage current elimination and a low power single slope analog-to-digital (A/D) converter with a sleep-mode comparator. Based on 0.13 ${\mu}m$ CMOS process, the chip satisfies QVGA resolution (320 ${\times}$ 240 pixels) that the cell pitch is 2.25 um and the structure is a 4-Tr active pixel sensor. From the experimental results, the performance of the CIS has a 10-b resolution, the operating speed of the CIS is 16 frame/s, and the power dissipation is 25 mW at a 3.3 V(analog)/1.8 V(digital) power supply. When we compare the proposed CIS with conventional ones, the power consumption was reduced by approximately 22% in the sleep mode, and 20% in the active mode.

• Journal of Power Electronics
• /
• 제17권3호
• /
• pp.821-834
• /
• 2017

This paper reports on a single-inductor multiple-output step-up converter with digital control. A systematic analog-to-digital-controller design is explained. The number of digital blocks in the feedback path of the proposed converter has been decreased. The simpler digital pulse-width modulation (DPWM) architecture is then utilized to reduce the power consumption. This architecture has several advantages because counters and a complex digital design are not required. An initially designed unit-delay cell is adopted recursively for the construction of coarse, intermediate, and fine delay blocks. A digital limiter is then designed to allow only useful code for the DPWM. The input voltage is 1.8 V, whereas output voltages are 2 V and 2.2 V. A co-simulation was also conducted utilizing PowerSim and Matlab/Simulink, whereby the 55 nm process was employed in the experimental results to evaluate the performance of the architecture.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.193-200
• /
• 2014

본 논문에서는 방사성 의약품의 자동합성장치에 사용되는 단채널 감마선 분광기를 보드 형태로 설계, 제작하고 그 특성을 측정 분석하였다. 감마선 검출을 위해 CZT (CdZnTe) spear 검출기를 이용하였고 아날로그 방식을 적용한 신호처리 보드의 형태로 감마선 분광기를 제작하였다. 측정을 위하여 방사성 물질인 Co-60을 시료로 사용하였으며, 최대 1173keV까지의 감마선 에너지 스펙트럼을 얻을 수 있었다. 아날로그 보드는 CZT spear 검출기에서 감마선을 검출하여 출력하는 신호를 적절히 변화시켜주기 위한 SF (shaping filter) 및 PHA (peak and hold amplifier)와 수치화된 감마선 신호 데이터를 계산하기 위한 ADC(analog to digital converter)와 FPGA (field programmable gate array)로 구성되었다.

• 한국통신학회논문지
• /
• 제38C권7호
• /
• pp.623-629
• /
• 2013

본 논문에서는 뇌파 전송 프로토콜 설계하고 이를 검증할 테스트 플랫폼 제작 결과를 소개한다. 건식 전극에서 검출된 뇌파는 인접한 ADC(analog-to-digital converter)를 거쳐 디지털 신호로 변환되고, 각 센서 노드에서 디지털 신호로 변환된 뇌파는 $I^2C$(inter-integrated circuit) 프로토콜을 통해서 DSP(digital signal processor) 플랫폼으로 전송된다. DSP 플랫폼에서는 뇌파 전처리 알고리즘 수행 및 뇌 특성 벡터 추출 등의 기능을 수행한다. 본 연구에서는 각 채널당 10비트 또는 12비트 ADC를 사용하여 최대 16채널의 데이터를 전송하기 위하여 $I^2C$ 프로토콜을 적용하였다. 실험결과 4바이트 데이터 버스트전송을 수행하면 통신오버헤드가 2.16배로 측정이 되어 10 비트 또는 12 비트 1 ksps ADC를 16채널로 사용시 총 데이터전송율이 각각 345.6 kbps, 414.72 kbps 로 확인되었다. 따라서 400 kbps 고속전송모드 $I^2C$를 사용할 경우 ADC 비트에 따라서 슬레이브와 마스터의 채널비가 각각 16:1, $(8:1){\times}2$ 로 되어야 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.314-317
• /
• 2012

최근 차량의 멀티미디어 장치들이 증가하면서 이 장치들을 광 네트워크로 연결하여 멀티미디어 데이터를 송 수신해서 사용할 수 있는 MOST(Media Oriented Systems Transport) 네트워크를 적용한 차량들이 늘어나고 있다. MOST 네트워크는 최근 자동차 멀티미디어 시스템에 넓게 사용되고 있는 통신 시스템으로서, 동기 및 비동기 데이터를 동시에 전송할 수 있고, 최근에는 150Mbps를 전송할 수 있는 MOST150 네트워크를 이용한 연구가 활발히 진행되고 있다. 본 논문에서는 MOST150 네트워크에서 Audio 데이터 입출력을 제어하기 위한 알고리즘을 설계 및 구현하였다. Audio 데이터를 제어하는 방식은 ADC(Analog to Digital Converter)를 통해 Audio 데이터가 들어오면 IOC(IO Companion)를 통해 INIC으로 Audio데이터를 전달한다. INIC은 MOST150 네트워크로 데이터를 전송하고 그렇게 보내진 Audio 데이터를 MOST150 네트워크 내부의 다른 장치에서 INIC을 통해 데이터를 수신하여 DAC(Digital to Analog Converter)를 통해 Audio 장치에서 소리가 나는 것을 테스트하여 정상적으로 동작함을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권5호
• /
• pp.504-510
• /
• 2015

This paper presents a power and area efficient SAR ADC for multi-channel near threshold-voltage (NTV) applications such as neural recording systems. This work proposes a split dual-capacitive-array (S-DCA) structure with shifted input range for ultra low-switching energy and architecture of multi-channel single-ended SAR ADC which employs only one comparator. In addition, the proposed ADC has the same amount of equivalent capacitance at two comparator inputs, which minimizes the kickback noise. Compared with conventional SAR ADC, this work reduces the total capacitance and switching energy by 84.8% and 91.3%, respectively.

• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.71-77
• /
• 2015

다중 모터를 효과적으로 제어하기 위하여 신호 측정 및 제어 알고리즘 수행 관련 스케쥴링 방법을 제안하고 제어 성능을 검토한다. 차량 내 전자제어시스템과 연계되어 동작하는 다중 모터 제어기는 CAN(Controller Area Network) 통신을 통하여 위치/속도 지령 값을 전달 받고 각 모터에 대한 위치/속도 제어, 전류 제어 등을 수행한다. 하나의 마이크로컨트롤러를 이용하여 다수 대 모터를 효과적으로 제어하기 위하여 내부 자원과 알고리즘 수행에 대한 적절한 스케쥴링이 중요하다. ADC(Analog to Digital Converter) 타이밍과 제어 알고리즘 수행 타이밍을 다양하게 변화시키며 실제 실험을 통하여 다중 모터 제어기의 성능을 분석한다.

• 한국컴퓨터정보학회논문지
• /
• 제16권5호
• /
• pp.61-71
• /
• 2011

금속물체의 피로도를 측정하기 위하여 고속으로 진동시키면서 비접촉으로 정밀하게 변위를 측정하는 방법에 대한 연구가 많이 이루어지고 있다. 비접촉 고속 진동 검출센서들은 와류 센서나 레이저 센서들을 주로 사용하고있지만 매우 고가이다. 최근 저가의 유도성 센서를 고속 진동검출에 적용하려는 연구가 이루어지고 있으나 아직은 초보단계이다. 본 연구에서는 저가의 유도성 센서를 이용하여 비접촉으로 고속 진동을 검출하는 새로운 근접 센서모듈 설계방법을 제안하였다. 기존의 유도성 센서모듈들은 검파, 적분, 및 증폭과정을 통하여 변위를 검출하기 때문에 아날로그회로 특성상 잡음에 약하고 적분과정에서 변위 검출속도 저하의 요인이 된다. 제안된 방법은 AD변환기(Analog to Digital converter)를 사용하지 않고 진동 주파수신호를 직접 디지털 신호로 변환하는 새로운 방법으로 아날로그 잡음의 영향을 적게 받으며 고속으로 신호를 처리할 수 있는 장점이 있다. 성능 평가를 위하여 셰이커로 진동 주파수를 30Hz부터 1,100Hz 까지 일정간격으로 금속편을 진동시키면서 제안된 센서 모듈을 이용하여 비접촉으로 진동 신호를 검출하였다. 실험결과 비접촉 근접 거리 5mm 이내에서 진동 주파수 검출범위는 DC에서 1,100Hz까지 측정할 수 있었으며 진동 폭의 해상도는 $20{\mu}m$로 나타났다. 따라서 제안된 유도성 센서모듈은 정밀 비접촉 고속 진동검출 센서로서 충분한 성능을 가지고 있다고 평가된다.

• 전기학회논문지
• /
• 제59권2호
• /
• pp.355-358
• /
• 2010

As CMOS technology continues to scale down, signal processing is favorably done in the digital domain, which requires Analog-to-Digital (A/D) Converter to be integrated on-chip. This paper presents a design methodology of 12-bit 1-MS/s Rail-to-Rail fully differential SAR ADC using Deep N-well Switch based on binary search algorithm. Proposed A/D Converter has the following architecture and techniques. Firstly, chip size and power consumption is reduced due to split capacitor array architecture and charge recycling method. Secondly, fully differential architecture is used to reduce noise between the digital part and converters. Finally, to reduce the mismatch effect and noise error, the circuit is designed to be available for Rail-to-Rail input range using simple Deep N-well switch. The A/D Converter fabricated in a TSMC 0.18um 1P6M CMOS technology and has a Signal-to-Noise-and-Distortion-Ratio(SNDR) of 69 dB and Free-Dynamic-Range (SFDR) of 73 dB. The occupied active area is $0.6mm^2$.