• 마이크로전자및패키징학회지
• /
• 제31권1호
• /
• pp.35-42
• /
• 2024

최근 반도체 칩의 소형화 및 고집적화에 따라 미세 피치에 의한 범프 브리지 (bump bridge) 현상이 문제점으로 주목받고 있다. 이에 따라 범프 브리지 현상을 최소화할 수 있는 Cu pillar bump가 미세 피치에 대응하기 위해 반도체 패키지 산업에서 널리 적용되고 있다. 고온의 환경에 노출될 경우, 접합부 계면에 형성되는 금속간화합물(Intermetallic compound, IMC)의 두께가 증가함과 동시에 일부 IMC/Cu 및 IMC 계면 내부에 Kirkendall void가 형성되어 성장하게 된다. IMC의 과도한 성장과 Kirkendall void의 형성 및 성장은 접합부에 대한 기계적 신뢰성을 약화시키기 때문에 이를 제어하는 것이 중요하다. 따라서, 본 연구에서는 CS(Cu+ Sn-1.8Ag Solder) 구조 Cu pillar bump의 등온 시효 처리에 따른 접합부 특성 평가가 수행되었으며 그 결과가 보고되었다.

• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.17-24
• /
• 2008

열처리 및 electromigration에 따른 Cu pillar 범프 내 금속간화합물의 성장거동을 비교하기 위해서 각각 $150^{\circ}C$와 $150^{\circ}C,\;5{\times}10^4\;A/cm^2$의 조건에서 실험을 실시하였다. 또한 금속간화합물의 성장이 Cu pillar 범프 접합부의 기계적 신뢰성에 미치는 영향을 평가하기 위해 4점굽힘강도실험을 실시하여 열처리에 따른 계면접착에너지를 평가하였다. 리플로우 후에 Cu pillar/Sn 계면에서는 $Cu_6Sn_5$만이 관찰되었지만, 열처리 및 electromigration 실험 시간이 경과함에 따라 $Cu_3Sn$이 Cu pillar와 $Cu_6Sn_5$ 사이의 계면에서 생성되어 $Cu_6Sn_5$와 함께 성장하였다. 전체($Cu_6Sn_5+Cu_3Sn$)금속간화합물의 성장거동은 Cu pillar 범프 내 Sn이 모두 소모될 때 변화하였고, 이러한 금속간화합물 성장거동의 변화는 electromigration의 경우가 열처리의 경우보다 훨씬 빠르게 나타났다. 열처리 전 시편의 계면접착에너지는 $3.37J/m^2$이고, $180^{\circ}C$에서 24시간동안 열처리한 시편의 계면접착에너지는 $0.28J/m^2$로 평가되었다. 따라서 금속간화합물의 성장은 접합부의 기계적 신뢰성에 영향을 주는 것으로 판단된다.

• 마이크로전자및패키징학회지
• /
• 제16권3호
• /
• pp.67-73
• /
• 2009

Cu pillar 범프를 사용한 플립칩 접속부는 솔더범프 접속부에 비해 칩과 기판사이의 거리를 감소시키지 않으면서 미세피치 접속이 가능하기 때문에, 특히 기생 캐패시턴스를 억제하기 위해 칩과 기판사이의 큰 거리가 요구되는 RF 패키지에서 유용한 칩 접속공정이다. 본 논문에서는 칩에는 Cu pillar 범프, 기판에는 Sn 범프를 전기도금하고 이들을 플립칩 본딩하여 Cu pillar 범프 접속부를 형성 한 후, Sn 전기도금 범프의 높이에 따른 Cu pillar 범프 접속부의 접속저항과 칩 전단하중을 측정하였다. 전기도금한 Sn 범프의 높이를 5 ${\mu}m$에서 30 ${\mu}m$로 증가시킴에 따라 Cu pillar 범프 접속부의 접속저항이 31.7 $m{\Omega}$에서 13.8 $m{\Omega}$로 향상되었으며, 칩 전단하중이 3.8N에서 6.8N으로 증가하였다. 반면에 접속부의 종횡비는 1.3에서 0.9로 저하하였으며, 접속부의 종횡비, 접속저항 및 칩 전단하중의 변화거동으로부터 Sn 전기도금 범프의 최적 높이는 20 ${\mu}m$로 판단되었다.

• 마이크로전자및패키징학회지
• /
• 제16권4호
• /
• pp.9-15
• /
• 2009

Cu pillar 범프를 사용한 플립칩 기술은 솔더범프를 사용한 플립칩 공정에 비해 칩과 기판 사이의 거리를 감소시키지 않으면서 미세피치 접속이 가능하다는 장점이 있다. Cu pillar 범프를 사용한 플립칩 공정은 미세피치화와 더불어 기생 캐패시턴스를 억제하기 위해 칩과 기판 사이에 큰 거리가 요구되는 RF 패키지에서도 유용한 칩 접속공정이다. 본 연구에서는 Sn 캡을 형성한 Cu pillar 범프와 Sn 캡이 없는 Cu pillar 범프를 전기도금으로 형성한 후 플립칩 접속하여 Cu-Sn-Cu 샌드위치 접속구조를 형성하였다. Cu pillar 범프 상에 Sn 캡의 높이를 변화시키며 전기도금한 후, Sn 캡의 높이에 따른 Cu-Sn-Cu 샌드위치 접속구조의 접속저항과 칩 전단하중을 분석하였다. 직경 $25\;{\mu}m$, 높이 $20\;{\mu}m$인 Cu pillar 범프들을 사용하여 형성한 Cu-Sn-Cu 샌드위치 접속구조에서 $10{\sim}25\;{\mu}m$ 범위의 Sn 캡 높이에 무관하게 칩과 기판 사이의 거리는 $44\;{\mu}m$으로 유지되었으며, 접속부당 $14\;m{\Omega}$의 평균 접속저항을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.1-10
• /
• 2023

최근, 고사양 컴퓨터, 모바일 제품의 수요가 증가하면서 반도체 패키지의 고집적화, 고밀도화가 요구된다. 따라서 많은 양의 데이터를 한 번에 전송하기 위해 범프 크기 및 피치 (Pitch)를 줄이고 I/O 밀도를 증가시킬 수 있는 플립 칩 (flip-chip), 구리 필러 (Cu pillar)와 같은 마이크로 범프 (Micro-bump)가 사용된다. 하지만 범프의 직경이 70 ㎛ 이하일 경우 솔더 (Solder) 내 금속간화합물 (Intermetallic compound, IMC)이 차지하는 부피 분율의 급격한 증가로 인해 취성이 증가하고, 전기적 특성이 감소하여 접합부 신뢰성을 악화시킨다. 따라서 이러한 점을 개선하기 위해 UBM (Under Bump Metallization) 또는 Cu pillar와 솔더 캡 사이에 diffusion barrier 역할을 하는 층을 삽입시키기도 한다. 본 review 논문에서는 추가적인 층 삽입을 통해 마이크로 범프의 과도한 IMC의 성장을 억제하여 접합부 특성을 향상시키기 위한 다양한 연구를 비교 분석하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2008년도 추계학술발표대회 및 제15회 신소재 심포지엄
• /
• pp.28.1-28.1
• /
• 2008

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.15-20
• /
• 2012

In electronics industry, the coming electronic devices will be expected to be high integration and convergence electronics. And also, it will be expected that the coming electronics will be flexible, bendable and wearable electronics. Therefore, the demands and interests of bonding technology between flexible substrate and chip for mobile electronics, e-paper etc. have been increased because of weight and flexibility of flexible substrate. Considering fine pitch for high density and thermal damage of flexible substrate during bonding process, the micro solder bump technology for high density and low temperature bonding process for reducing thermal damage will be required. In this study, we researched on bonding technology of chip and flexible substrate by using 25um Cu pillar bumps and Sn-Bi solder bumps were formed by electroplating. From the our study, we suggest technology on Cu pillar bump formation, Sn-Bi solder bump formation, and bonding process of chip and flexible substrate for the coming electronics.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2011년도 춘계학술대회 논문집
• /
• pp.757-758
• /
• 2011

• 마이크로전자및패키징학회지
• /
• 제14권4호
• /
• pp.15-20
• /
• 2007

시효처리에 따른 Cu pillar 범프 내 다양한 계면에서의 금속간화합물 성장거동을 각각 120, 150, $165^{\circ}C$의 온도에서 300시간동안 시효처리하면서 연구하였다. 분석 결과 Cu pillar와 SnPb 계면에서는 $Cu_6Sn_5$와 $Cu_3Sn$이 관찰되었고, 시효처리 시간이 경과함에 따라 parabolic 형태로 성장하였다. 또한 시효처리 온도가 높을수록 시간에 따른 $Cu_6Sn_5$와 $Cu_3Sn$의 성장속도는 더욱 빨랐다. kirkendall void는 Cu Pillar와 $Cu_3Sn$ 사이의 계면과 $Cu_3Sn$ 내부에서 형성되었고, 시효처리 시간이 경과함에 따라 성장하였다. 리플로우 후에 SnPb와 Ni(P)사이의 계면에서는 $(Cu,Ni)_6Sn_5$가 형성되었고, 시효처리 시간에 따른 $(Cu,Ni)_6Sn_5$거 두께 변화는 관찰되지 않았다. 시효처리 온도와 시간에 따른 금속간화합물의 두께 변화를 이용하여 전체$(Cu_6Sn_5+Cu_3Sn)$금속간화합물과 $Cu_6Sn_5,\;Cu_3Sn$ 금속간화합물의 성장에 대한 활성화 에너지를 구해본 결과 각각 1.53, 1.84, 0.81 eV의 값을 가지고 있었다.

• 대한기계학회논문집A
• /
• 제41권6호
• /
• pp.443-453
• /
• 2017

반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.