• 한국세라믹학회지
• /
• 제36권6호
• /
• pp.604-610
• /
• 1999

Silicide layer structures and morphology degradation of the surface and interface of the silicide layers for he Co/refractory metal bilayer sputter-deposited on the P-doped polycrystalline Si substrate and subjected to rapid thermal annealing were investigated and compared with those on the single Si substrate. The CoSi-CoSi2 phase transition temperature is lower an morphology degradation of the silcide layer occurs more severely for the Co/refractorymetal bilayer on the P-doped polycrystalline Si substrate than on the single Si substrate. Also the final layer structure and the morphology of the films after silicidation annealing was found to depend strongly upon the interlayer metal. The layer structure after silicidation annealing of Co/Hf/doped-poly Si is Co-Hf alloy/polycrystalline CoSi2/poly Si substrate while that of Co/Nb is polycrystalline CoSi2/NbSi2/polycrystalline CoSi2/poly Si.

• 한국세라믹학회지
• /
• 제33권9호
• /
• pp.1012-1018
• /
• 1996

To investigate the final structures and reactions of silicides a somewhat thick Ti monolayer Co monolayer and Co/Ti bilayer films were deposited on single Si(100) wafer by electron beam evaporation followed by heat treatment using RTA system in N2 ambient. TiO2 film formed between Ti and TiSi2 layers due to oxgen or moisture in the Ti monolayer sample. The final layer structure obtained after the silicidation heat-treatment of the Co/Ti bilayer sample turned out to be TiSi2/CoSi2/Ti-Co-Si alloy/CoSi2/Si sbustrate. This implies that imperfect layer inversion occurred due to the formation of Ti-Co-Si intermediate phase.

• 한국세라믹학회지
• /
• 제38권10호
• /
• pp.871-875
• /
• 2001

Cobalt silicidation at sidewall spacer edge of Metal-Oxide-Semiconductor Field-Effect Transistors (MOSFETs) with post annealing treatment for capacitor forming process has been investigated as a function of dopant species. Cobalt silicidation of nMOSFET with n-type Lightly Doped Drain (LDD) and pMOSFET with p-type LDD produces a well-developed cobalt silicide with its lateral growth underneath the sidewall spacer. In case of pMOSFET with n-type LDD, however, a void is formed at the sidewall spacer edge with no lateral growth of cobalt silicide. The void formation seems to be due to a retarded silicidation process at the LDD region during the first Rapid Thermal Annealing (RTA) for the reaction of Co with Si, resulting in cobalt mono silicide at the LDD region. The subsequent second RTA converts the cobalt monosilicide into cobalt disilicide with the consumption of Si atoms from the Si substrate, producing the void at the sidewall spacer edge in the Si region. The void formed at the sidewall spacer edge serves as a resistance in the current-voltage characteristics of the pMOSFET device.

• 한국재료학회지
• /
• 제10권4호
• /
• pp.301-304
• /
• 2000

Si FEA로 부터 tip의 표면을 Co 금속으로 silicidation한 새로운 3극형 Co-silicided Si FEA를 제작하고 이의 전계 방출특성을 조사하였다. $10^{-8}Torr$의 고진공상태에서 제작된 소자의 단위 pixel(pixel 면적 : $250{\mu\textrm{m}}{\times}250{\mu\textrm{m}}$, tip 어레이 : $45{\times}45$)를 통해 측정된 turn-on 전압은 약 35V로, 아노드 전류는 $V_A=500V,\;V_G=55V$ 바이어스 아래에서 약 $1.2{\mu\textrm{A}}(0.6nA/tip)$로 나타났다. 제작된 소자는 초기 과도상태를 제외하면 장시간의 동작을 통해 전계방출 전류의 감소없이 매우 안정된 전기적 특성을 나타내었다. Co-silicided Si FFA 의 낮은 turn-on 전압과 높은 전류안전성은 Si tip 표면에 형성된 실리사이드 박막의 열화학적 안전성과 낮은 일함수에 기인하는 것으로 판단된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1995년도 추계 학술발표 강연 및 논문개요집
• /
• pp.8-8
• /
• 1995

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1997년도 한국재료학회 춘계학술발표회
• /
• pp.12-12
• /
• 1997

• 한국재료학회지
• /
• 제8권3호
• /
• pp.189-194
• /
• 1998

SIMS를 사용하여 Co/metal 이중층 구조의 실리사이드화 열처리시 발생하는 기판내 도펀트의 재분포 거동에 대하여 조사하였다. Co실리사이드화 반응의 중간층으로는 Ti, Nb, 또는 Hf를 사용하였고, 여러 도펀트들 중 실리사이드 내에서의 확산속도가 특히 빠른 B에 대하여 조사하였다. Co/Ti과 co/Nb의 경우 열처리후 B피크의 높이는 1 order 정도 낮아지지만 표면으로부터의 주피크의 상대적인 위치는 열처리전과 동일하였다. B의 분포양상은 Ti 및 Nb의 그것과 일치하는데, 이것은 B와 Ti 및 Nb간의 친화력이 크기 때문이다. Co/Hf의 경우에도 B의 피크는 Hf과 거의 같았으나, Ti나 Nb에 비해서 약간 차이가 나는 것으로 보다 B-Hf간의 친화력은 다소 떨어지는 것으로 보인다. 전체적으로 열처리후 Co/metal 이중층 실리사이드에서의 B의 재분포는 Si계면에서 고갈되는 반면, Co-metal/Co 실리사이드 계면에서 pile-up되는 양상을 보였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2002년도 추계학술발표강연 및 논문개요집
• /
• pp.108-108
• /
• 2002

• 한국재료학회지
• /
• 제8권7호
• /
• pp.579-583
• /
• 1998

P가 고농도로 도핑된 다결정 Si 기판 위에 Co/Ti 이중층막을 스퍼터 증착하고 급속열처리함으로써 얻어지는 실리사이드 층구조, 실리사이드막의 응집, 그리고 도펀트의 재분포 등을 단결정 Si 기판 위에서의 그것들과 비교하여 조사하였다. 다결정 Si 기판위에 형성한 Co/Si 이중층을 열처리할 때 단결정 기판에서의 경우보다 $CoSi_2$로의 상천이는 약간 더 낮은 온도에서 시작되며, 막의 응집은 더 심하게 일어난다. 또한, 다결정 Si 기판내의 도펀트보다 웨이퍼 표면을 통하여 바깥으로 outdiffusion 함으로써 소실되는 양이 훨씬 더 많다. 이러한 차이는 다결정 Si 내에서의 결정립계 확산과 고농도의 도펀트에 기인한다. Co/Ti/doped-polycrystalline si의 실리사이드화 열처리후의 층구조는 polycrystalline CoSi2/polycrystalline Si 으로서 Co/Ti(100)Si을 열처리한 경우의 층구조인 Co-Ti-Si/epi-CoSi2/(100)Si 과는 달리 Co-Ti-Si층이 사라진다.

• 한국재료학회지
• /
• 제16권9호
• /
• pp.564-570
• /
• 2006

Silicides have been required to be below 40 nm-thick and to have low contact resistance without agglomeration at high silicidation temperature. We fabricated composite silicide layers on the wafers from Ni(20 nm)/Co(20 nm)/poly-Si(70 nm) structure by rapid thermal annealing of $700{\sim}1100^{\circ}C$ for 40 seconds. The sheet resistance, surface composition, cross-sectional microstructure, and surface roughness were investigated by a four point probe, a X-ray diffractometer, an Auger electron spectroscopy, a field emission scanning electron microscope, and a scanning probe microscope, respectively. The sheet resistance increased abruptly while thickness decreased as silicidation temperature increased. We propose that the fast metal diffusion along the silicon grain boundary lead to the poly silicon mixing and inversion. Our results imply that we may consider the serious thermal instability in designing and process for the sub-0.1 um CMOS devices.