

두꺼운 이중층 Co/Ti 막의 실리사이드화에 관한 연구

이병욱 · 권영재 · 이중무 · 김영욱* · 이수천*

인하대학교 금속공학과

*삼성전자

(1996년 3월 6일 접수)

A Study on the Silicidation of Thick Co/Ti Bilayer

Byonguk Lee, Youngjae Kwon and Chongmu Lee, Young Wuk Kim* and Soo Chun Lee*

Dept. of Metallurgical Eng., Inha Univ., Incheon 402-751

*Samsung Electronics

(Received March 6, 1996)

요 약

실리사이드가 생성될 때의 반응과정과 최종막의 구조를 알아보기 위하여 비교적 두꺼운 막의 Ti 단일층, Co 단일층, Co/Ti 이중층 막을 전자선 증착기를 통해 단결정 Si(100) 위에 증착시킨 후 RTA 장비를 사용하여 질소분위기에서 열처리하였다. Si기판 위의 Ti 단일층을 열처리했을 때 산소나 수분의 영향에 의하여 Ti와 $TiSi_2$ 사이에 TiO_2 층이 생성되었다. Co/Ti 이중층을 이용해 형성된 실리사이드 층구조는 $TiSi_2/CoSi_2/Ti-Co-Si$ 합금/ $CoSi_2/Si$ 기판과 같다. 즉 Ti-Co-Si 중간상이 형성되어 막의 역전이 불완전하게 일어난 것이다.

ABSTRACT

To investigate the final structures and reactions of silicides, a somewhat thick Ti monolayer, Co monolayer, and Co/Ti bilayer films were deposited on single Si(100) wafer by electron beam evaporation followed by heat treatment, using RTA system, in N_2 ambient. TiO_2 film formed between Ti and $TiSi_2$ layers due to oxygen or moisture in the Ti monolayer sample. The final layer structure obtained after the silicidation heat-treatment of the Co/Ti bilayer sample turned out to be $TiSi_2/CoSi_2/Ti-Co-Si$ alloy/ $CoSi_2/Si$ substrate. This implies that imperfect layer inversion occurred due to the formation of Ti-Co-Si intermediate phase.

Key words: Salicide, $CoSi_2$, $TiSi_2$, Co/Ti bilayer, Ti-Co-Si

1. 서 론

오늘날 반도체 집적회로의 집적도가 증가함에 따라 보다 크기가 작고 작동속도가 빠르며 전력 소모가 낮은 소자 제조의 필요성이 증가되고 있다. MOS 소자가 $1\mu m$ 이하로 scale down 됨에 따라 기생직렬저항이 심화되어 회로의 작동속도를 저하시키게 되므로, 직렬 저항을 낮춤으로써 저항정전용량 지연 시간(RC delay time)을 단축시키기 위하여 고안된 salicide(self-aligned silicide) 구조가 1980년대초에 PtSi를 사용한 Shibata 등에 의해, 그리고 $TiSi_2$ 를 salicide 구조용 재료로 사용한 Ting 등 여러 연구자에 의하여 그 연구 결과가 발표된 이래 이 구조에 관하여 많은 연구가 이루어지고 있다¹⁾.

Salicide 구조용 재료로서 $TiSi_2$ 와 $CoSi_2$ 가 널리 사용되거나 연구되고 있는데, 이것은 비저항이 낮고 BPSG reflow 공정 온도인 $800^\circ C$ 이상의 고온 공정에 견딜 수 있기 때문이다. 그러나 이러한 단일층 구조는 그 silicide-silicon 계면이 거칠고 변저항이 불균일하며 고온 공정에서 응집(agglomeration)과 같은 열적 불안정성을 나타내는 등의 구조적 문제를 안고 있다^{2,3)}. 따라서 이러한 단점을 보완하고자 최근에 Co/refractory metal의 이중층 실리사이드 구조에 관한 연구가 국내외에서 활발히 이루어지고 있다. 이와 같은 Co/refractory metal 이중층 구조를 RTA(rapid thermal annealing) 방법으로 질소 분위기 내에서 열처리하면, 이들 내열금속이 먼저 Si 기판상의 자연산화막을 환원 제거한 다음 Co와 내

열금속간에 막의 역전이 일어나 CoSi_2 층이 형성되는데, 이렇게 형성된 실리사이드층은 Si과의 격자 불일치 정도가 1.2% 정도로⁴⁾ 작아 에피성장 가능성이 가능하며 결과적으로 평탄한 실리사이드-실리콘 계면을 얻을 수 있는 효과가 있다.

실제 집적회로에서 사용되는 salicide 구조를 형성하기 위한 실리사이드막의 두께는 집적도에 따라 다르지만, ULSI에서는 보통 30~50 nm⁵⁾이므로 지금까지 보고된 대부분의 연구는 얇은 금속막을 증착하여 열처리한 후 만든 실리사이드막에 관한 것이다. 그러나 이중층 금속막을 사용할 경우 증착된 금속막의 두께에 따라 결과적으로 얻어지는 실리사이드막의 층구조가 상당히 다르게 얻어지므로 금속막의 두께의 변화에 따른 실리사이드막의 층구조에 대한 체계적인 연구가 절실히 요청된다. 또한 실리사이드화 열처리 공정중 산소가 개재되면 실리사이드막의 특성이 악화되므로 모든 연구자들이 산소가 거의 없는 분위기에서 열처리를 수행하려고 노력해 왔고, 따라서 그러한 결과만 발표되었다. 그러나 산소가 상당히 포함될 때 Ti과 Co의 실리사이드화 열처리 후에 얻어지는 층구조간에 상당한 차이가 있을 것으로 예상되므로 본 연구에서는 Ti과 Co 단일층, Co/Ti 이중층 구조를 산소가 다량 포함된 저진공 상태의 질소 분위기에서 열처리하여 결과적으로 얻어지는 실리사이드 구조를 조사하였으며, 또한 열적안정성 등도 비교조사하였다.

2. 실험방법

P형 Si(100) 웨이퍼에 먼저 B 이온을 주입하고(E=80 KeV, dose=2.0E13), 이어서 1150°C에서 780분간 재분포 확산(drive-in)처리를 하였다. 그 다음 100 Å 두께의 열산화막을 성장시키고 이어서 As이온을 주입한 후(40 KeV, dose=5.0E15), 질소 분위기에서 850°C, 3분간 활성화 열처리하였으며 열처리가 끝난 시편들은 전면의 산화막을 제거함으로써 n⁺-Si 시편을 만들었다.

이상과 같이 만든 n⁺-Si 시편을 반응조 내에 장입하기 전에 자연산화막을 최소로 줄이기 위하여 100 : 1의 묽은 HF 용액에서 5분간 전처리를 한 후 전자선 증착기(e-beam evaporator)를 사용하여 Ti 단일층(300 Å)과 Co 단일층(1600 Å) 그리고 Co(1400 Å)/Ti(280 Å) 이중층 박막을 각각 형성하였다. RTA 장비의 기저 진공을 10 mtorr로 한 후 N₂를 500 ml/min으로 흘려주어 반응조 내의 압을 80 mtorr로 유지시킨 다음 600, 700, 800 및 850°C에서 각각 1분간 열처리함으로써 여러 종류의 시





Fig. 1. AES depth profiles: (a) Ti monolayer, (b) Co monolayer, and (c) Co/Ti bilayer on the Si substrate after RTA at 850°C for 1 min.

편을 만들었다. 이 시편들은 SEM과 TEM으로 층구조와 표면 형상을 관찰하고 XRD에 의하여 열처리 후 생성된 상들을 분석하였다. 또한 AES와 SIMS depth profiling으로 silicide화 과정을 분석하였고, 4점 탐침기(4-point probe)로 면저항을 측정하였다.

3. 결과 및 고찰

상압하의 RTA 장비를 사용하여 1분간 850°C로 열처리한 후 AES 분석을 통해 depth profile을 얻었다. Fig. 1의 (a)는 Ti 단일층의 경우를 보여주고 있는데, 이 분석 결과로부터 티타늄 실리사이드층이 형성되고, 그 상부에 형성된 산소 피크로 보아서 산화층이 생성되었으리라고 예측할 수 있다. 또한 코발트 단일층인 Fig. 1(b)의 결과는 막내의 산소 농도가 무시될 수 있는 정도여서 CoO의 산화막이 형성되지 않고 모두 코발트 실리사이드화가 되었음을 보여주고 있다. 그리고 Fig. 1(c)는 Co/Ti 이중막 구조로서 기판과 접촉해서 코발트 실리사이드가 형성되고 그 상부에 존재하는 티타늄층에서 Si와 Co 피크가 낮아지는 점으로 미루어 Si은 표면쪽으로, Co는 기판쪽으로 확산하여 Ti-Co-Si의 중간상을 생성한 후 다시 확산하는 것으로 생각된다.

Fig. 2가 이들 시편에 대한 TEM 사진으로 실리사이드화된 후의 층구조를 보여주고 있다. Ti 단일층의 (a) 경우에서는 그 표면에 비교적 얇은 TiO₂ 산화막이 형성되는 외에 Ti와 TiSi₂층 사이에 TiO₂층이 60 Å 정도 성장되었음을 보여주고 있다. Ti의 초기막 두께가 10~143 nm로 다양한 시편들을 Ar, UHV(ultra high vacuum) 분위기하에서 550~800°C 범위로 열처리하였을 경우에도 TiO₂의 생성은 없었다고 보고된⁶⁾ 사실과 비교해 볼 때 TiO₂/Ti/TiO₂/TiSi₂ 구조는 열처리 분위기에 산소가 함유되어 있는 데 기인된다고 판단된다. 기판 표면에 남아있던 산소가 막에 고용되거나 열처리 분위기중의 산소가 내부 확산하여 존재하게 되면, SiO₂의 분해 과정이 고온 실리사이드화 열처리에서도 상당히 지연된다. 또한, 티타늄 실리사이드나 SiO₂가 TiO₂보다 안정하지 못하지만, 다음과 같은 부수적인 반응이 열역학적으로 가능하다고도 알려져⁷⁾ 있는데, 이는 대부분의 고상-고 상간



의 반응에서는 엔트로피의 변화량(ΔS)과 열용량(ΔC_p)의 변화량은 수 kcal/mole 밖에 되지 않아 근사적으로 ΔH_f와 ΔG_f를 동일시한 점에 근거한 것으로서 TiO₂, TiSi₂ 및 SiO₂ 각각에 대한 ΔH_f는 -219, -32, -205 kcal/mole이다⁸⁾. 또한 M. Berti 등의 연구자에 의하면, 300°C 이하에서는 Ti의 gettering effect⁷⁾가 거의 무시될 수 있다고 하기 때문에 이와같은 부수적인 반응에 의해 SiO₂가 존재할 수 있으리라고 생각되며, 이렇게 기판으로부터 확산해 온 주 확산자인⁹⁾ Si과 TiO₂가 반응하여 비교적 저온 열처리 과정에서 SiO₂가 생성되게




Fig. 2. The final layer structures after silicidation of (a) Ti, (b) Co, and (c) Co/Ti on Si in N₂ ambient with some O₂.

되면 TiO₂/Si 계면에서 Si 원자 이동을 방해하는 확산 장벽으로 존재하게 되므로 실리사이드화가 잘 이루어지지 않고 미반응층의 Ti이 잔존하게 되며, 또한 Ti층에 내포된 산소는 Ti₅Si₃, TiSi 등과 같은 Ti이 풍부한 영역을 만들어¹⁰⁾ TiSi₂로의 상전이 과정을 늦춤으로써 실리사이드화를 더디게 만드는 것으로 여겨진다.

이에 반하여 본 실험에서 1600 Å의 두꺼운 Co층을 증착시킨 경우와 30 Å의 얇은 Co 단일막¹¹⁾과 300~1000 Å의 비교적 두꺼운 막^{12,13)}을 증착시킨 타 연구자들의 실험을 비교해 볼 때, 700~900°C의 온도 범위에서 생성된 상은 모두 CoSi₂였다는 결과를 종합하면, 증착된 Co 막의 두께가 Co/Si 구조의 최종 실리사이드상 생성에 별 다른 영향을 주지 않는다고 판단된다. 또한 Fig. 1의 AES depth profile에서 나타났듯이 산소의 Co 막내 함유 정도는 거의 무시할 수 있을 정도이며, 300~400°C에서 나타나는 CoO 상은 고온 열처리 과정에서 분해된다고

보고¹⁴⁾되었다. 그리고 298K~900K 사이에서 CoO의 ΔG 값은 -51~-40 kcal/mole로 다른 산화물에 비해 비교적 큰 값을 갖기 때문에 고온 실리사이드화 과정에서 열처리 분위기 중의 원소와 반응하여 생성되는 물질은 그 양이 극히 미미하리라 생각되며, 따라서 열처리 분위기 또한 Co 단일층의 최종적인 실리사이드상 형성에 영향을 크게 미치지 못하리라 사료된다.

Fig. 2의 (c)는 Co(1400 Å)/Ti(230 Å)를 실리사이드화시킨 최종막의 구조로서 TiO₂/TiSi₂/CoSi₂/Ti-Co-Si/CoSi₂/Si substrate의 복잡한 형상을 보여주고 있다. Co(200~300 Å)/Ti(100 Å) 구조를 900°C로 열처리한 경우¹⁵⁾에는 최종막의 구조가 TiN/CoSi₂/Si substrate인 반면에, 비슷한 두께를 갖는 Co(180 Å)/Ti(100 Å)를 실리사이드화시킨 후에는 Co-Ti-Si의 혼합층이 실리사이드층 상부에 존재¹⁶⁾한다고 발표된 논문들을 비교해 볼 때, 그 차이점은 Co/Ti/Si substrate 구조가 형성된 직후에 분석한 AES 결과에서 Ti층에 산소 피크가 존재하는가의 여부였다. 또한 열처리 분위기중의 산소가 고온 열처리시에도 막 내부로 그다지 확산해 들어가지 않은 점으로¹⁵⁾ 미루어 초기 Ti막 증착시 포획되는 산소나 자연산화막에 의한 산소가 Ti층에 용해되어, 앞에서 언급했듯이 실리사이드상 형성 과정을 지연시킴으로써 Ti-Co-Si 층이 850°C 열처리시에도 Si와 Co의 확산장벽으로 내부에 잔존하게 되는 주된 원인이라 판단된다. 그리고 본 실험에서 Ti-Co-Si 층이 CoSi₂층 사이에 존재하는 것은 처음에 증착된 두꺼운 막으로 인하여 원자 확산이 불균일하게 진행되어 막의 역전이 불완전하게 일어난 때문이라 여겨진다.

Fig. 3의 XRD 스펙트럼으로부터 Ti 단일층의 경우 600°C에서 Ti₅Si₃, 850°C에서는 TiSi₂가 생성되었고, Co 단일층의 경우에는 850°C에서 Co₂Si나 CoSi상은 발견되지 않고 CoSi₂ 상만이 검출되어 완전한 실리사이드화가 이루어졌으며, Co/Ti 이중층을 실리사이드화하였을 때에는 CoSi₂ 외에 Co₁₆Ti₆Si₇ 금속간화합물이 존재함을




Fig. 4. (a) Bamboo structure of CoSi₂ and (b) schematic formation sequence of a silicide film.




Fig. 3. XRD patterns of (a) Ti monolayer, (b) Co monolayer, and (c) Co/Ti bilayer after heat treatment; ▼ TiO_x.




Fig. 5. (a) TEM cross section of Co/Ti/Si sample treated by 1 min RTA at 850°C and (b) schematic formation sequence of voids.

확인할 수 있었다.

Co 단일층의 경우는 결정립들이 대나무 형태의 구조를 갖고 결정립계가 만나는 삼중점에서 thermal grooving 현상이¹⁰⁾ 약간 나타났다. 이러한 현상은 Fig. 4(a)와 (b)에 보인 바와 같이 막이 얇아질 때 CoSi_2Si 과의 계면에서 열역학적으로 비평형 상태에 있는 다결정 실리사이드 박막이 그 계면에너지를 낮추려는 열역학적 구동력에 의해 유발되는 것으로서 전류가 흐를 수 있는 유효단면적을 감소시켜 특성 악화를 가져오게 되기 때문에 실리사이드 결정립계와 실리사이드-실리콘 계면이 만나는 삼중점에서 계면에너지가 평형을 이룰 수 있는, 즉 실리콘과 에피 관계를 이루는 막 형성이 요구되는 것이다. 그리고 Co/Ti 이중층 구조에서는 Fig. 5에 보였듯이 실리사이드-실리콘 계면에서 void가 발견되기도 하였는데, 이것은 자연산화막이 완전하게 제거되지 못하고 실




Fig. 6. SEM microstructure of (a) Ti monolayer, (b) Co monolayer, and (c) Co/Ti bilayer specimens with various heat treatment.

리사이드 상변태에 따른 부피 변화와 Kirkendall effect 등에 기인한 것으로 생각된다. Co나 Ti 단일 금속막을 사용한 salicide 공정에서는 발견되지 않던 void가 Co/Ti 이중층 구조에서는 발견되고 있다고 보고¹⁷⁾되고 있지만 아직 그 결함 발생의 원인에 대해서 완벽하게 이해되고 있지는 못한 실정이며, 다만 지금까지 보고된 결과를 살펴 볼 때 그 주된 원인은 막의 스트레스에 기인한다고 판단된다.

열처리 공정 초기에 형성되는 CoSi₂막과 Ti막내에서의 주확산자는 실리콘 기판으로부터 상층부로 이동하는 Si이며, 이러한 실리콘은 Nabarro-Herring microcreep¹⁸⁾에 의하면 막에 스트레스가 작용할 경우 chemical potential의 변화에 의해 질량유속의 구배가 심화된다고 알려져 있다. 이 이론에 의하면 막에 가해지는 스트레스가 σ 이고 Ω 는 공공의 체적이며, C_v^0 는 스트레스가 없을 경우의 void 농도를 의미할 경우 고온에서의 void 농도 변화는

$$\Delta G_v = C_v - C_v^0 = -C_v^0 = -C_v^0 \Omega \sigma / kT$$

로 주어지는데, $\sigma < 0$ 인 인장응력에 의해 농도가 증가된 void가 압축응력이 작용하는 Si이나 입계와 같은 결함으로 이동하여 소멸되거나 적층되어 응집현상을 촉진시킴으로써 열적안정성을 저해한다는 연구결과¹⁹⁾도 보고된 바 있다.

-이와 관련된 표면 형태의 변화는 Fig. 6의 SEM 사진에 나타나 있다. Ti 단일층과 Co 단일층의 경우 RTA 온도 증가에 따라서 입도 크기가 증가하며, Ti보다는 Co의 입도 크기가 훨씬 더 큰 것으로 나타났다. Co/Ti 이중층의 경우 저온에서는 Co 결정립만 보이다가 열처리 온도가 증가함에 따라 Ti 결정립계를 따라서 Co 원자들이 확산하고 Co 결정립계를 따라 Ti 원자들이 확산하는 상호확산이 일어나 합금화가 이루어지는 중간과정을 볼 수 있으며, SEM 사진은 Co 결정립계에 Ti 원자들이 편석되어 있음을 보여준다.

4. 결 론

본 연구에서 얻은 중요한 결과들을 정리하면 다음과 같다.

1. Si 기판 위의 Ti 단일층은 열처리할 때, 열처리 분위기 내에 산소불순물이 존재하면, Ti층과 TiSi₂층 사이에 TiO₂층이 형성되어 Ti의 실리사이드화가 불완전하게 일어날 수 있다.
2. Si 기판 위의 Co/Ti 이중층을 800°C에서 열처리하여

얻어지는 실리사이드층구조는 TiSi₂/CoSi₂/Ti-Co-Si합금/CoSi₂/Si와 같다. 이것은 얇은 Co/Ti 이중층의 열처리 시에 얻어질 것으로 예상되는 구조보다 더 복잡한 구조이며, Co와 Ti막간에 막의 역전이 불완전하게 일어난 것이다.

3. Co/Ti 이중막을 실리사이드화 시킬 때 열처리 분위기보다는 Ti막 증착사 개재된 산소에 의해 Co₁₆Ti₆Si₇과 같은 Ti-Co-Si 중간층이 형성되어 Si와 Co 원자 확산의 장벽으로 존재함으로써 막의 역전을 불완전하게 일으키는 원인이었다.

4. Co/Ti 막의 실리사이드화 열처리시 막의 스트레스에 의하여 실리사이드/실리콘 계면부에 void가 생성되기 쉽다.

감사의 글

본 연구는 삼성전자(주)의 지원에 의하여 수행된 것으로 이에 감사드립니다.

REFERENCES

1. Luc van den Hove, Rob Wolters, and Karen Maex, "A self aligned CoSi₂ interconnection and contact technology for VLSI application," *IEEE Trans Electron Devices*, **ED-34**(3), 554 (1987).
2. T. Bart, C.M. Osburn, T. Finstad, J. Liu, and B. Ellington, "Self-Aligned Ti Silicide Formed by RTA," *J. Electrochem. Soc.*, **133**(7), 1451 (1986).
3. Q.F. Wang, C.M. Osburn, P.L. Smith, C.A. Canova, and G.E. McGuire, "Thermal stability of thin submicrometer lines of CoSi₂," *J. Electrochem. Soc.*, **140**(1), 200 (1993).
4. K. Maex, *Materials Science and Engineering*, **R11**, 67 (1993)
5. 김중렬, 배규식, 박윤백, 조윤성, "Co/Ti 이중박막을 이용한 CoSi₂ 에피박막 형성에 관한 연구," *한국재료학회지*, **4**(1), 81 (1994).
6. Robert Beyers and Tobert Sinclair, "Metastable Phase formation in Ti-Si thin films," *J. Appl. Phys.*, **57**(12), 5240 (1985).
7. M. Berti, A.V. Drigo, C. Cohen, J. Siojka, G.G. Bentini, R. Nipoti, and S. Gueri, "Ti silicide formation: Effect of Oxygen Distribution in the Metal Film," *J. Appl. Phys.*, **55**(10), 3558 (1984).
8. R. Pretorius, J.M. Harris, and M.A. Nicolet, "Reaction of thin metal films with SiO₂ substrates," *Solid-State Electron.*, **21**, 667 (1978).
9. R. Beyers and R. Sinclair, "Metastable Phases forma-

- tion in Ti-Si thin films," *J. Appl. Phys.*, **57**, 5240 (1985).
10. G.G. Bentini, R. Nipoti, A. Armigliato, M. Berll, A.V. Drigo, and C. Cohen, "Growth and Structure of TiSi_2 Phases formed by thin Ti Film on Si," *J. Appl. Phys.*, **57**(2), 270 (1985).
 11. Hwa-yueh Yang and R.W. Bene, "Variation of the nucleated products in ultra thin films of Ti-Co on Si substrates with processing changes," *J. Appl. Phys.*, **59**(5), 1525 (1986).
 12. W.J. Freitas and J.W. Swart, "The influence of impurities on Cobalt Silicide Formation," *J. Electrochem. Soc.*, **138**(10), 3067 (1991).
 13. A.E. Morgan, E.K. Broadbent, M. Delfino, B. Coulman, and D.K. Sadana, "Characterization of a self-aligned Co silicide process," *J. Electrochem. Soc.*, **134**(4), 925 (1987).
 14. K. Maex, *Materials Science and Engineering*, **R11**, 72-76 (1993).
 15. Chih-Shih Wei, David B. Fraser, M. Lawrence. A. Dass, and T. Brat, "Formation of self-aligned TiN/ CoSi_2 bilayer form Co/Ti/Si and its application in silicide, diffusion barrier and contact fill," *VMIC Conference*, **June 12-13**, 233 (1990).
 16. S.L. Hsia and T.Y. Tan *et al.*, "Resistance and structural stabilities of epitaxial CoSi_2 films on (001)Si substrates," *J. Appl. Phys.*, **72**(5), 1864 (1992).
 17. J.S. Byun, J.M. Seon, K.S. Youn, H. Hwang, J.W. Park, and J.J. Kim, "Defect generation during epitaxial CoSi_2 formation using Co/Ti bilayer on oxide patterned (100)Si substrate and its effect on the electrical properties," *J. Electrochem. Soc.*, **143**(3), L57 (1996).
 18. C. Herring, *J. Appl. Phys.*, **21**, 437 (1950).
 19. 김영옥, 고종우, 이내인, 김일권, 박순오, 안성태, 이용문, 이종길, "TiSi₂ 박막의 열 안정성에 미치는 막스트레스의 영향," 한국재료학회지, **3**(1), 12 (1993).