• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.470-473
• /
• 2000

지난 10여 년 동안 MOSFET는 전력감소, 도핑농도 증가, 캐리어 속도 증가를 위해서 많은 변화를 가져왔다. 이러한 변화를 받아들이기 위해서, 채널의 길이와 공급되어지는 전압이 감소해야만했으며, 그것으로 인해 소자가 더욱 작아지게 되었다. 그러므로 본 논문은 이러한 변화를 위해 채널의 길이와 전압에 의한 MOSFET 구조에서의 변화를 관찰하고, 드레인과 게이트 사이에서의 임팩트 이온화의 변화를 관찰하였다. 본 논문은 세 가지의 모델 즉, conventional MOSFET와 LDD(lightly doped drain) MOSFET, EPI MOSFET을 제시하였다. 게이트 길이는 0.15um, 0.075um을 사용하였고, 스케일링계수는 λ = 2를 사용하였다 스케일링방법은 Constant-Voltage 스케일링으로 하였고, TCAD를 사용하여, 스케일링에 의한 MOSFET의 특성과 임팩트 이온화, 전계를 비교 분석하였으며, 최적의 채널과 도필 농도에 대하여 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.861-864
• /
• 2006

본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱 스윙에 미치는 영향을 고찰하였다. 또한 채널도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중 게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.

• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.31-35
• /
• 2020

원자층 증착법(ALD: atomic layer deposition)으로 성장된 ZnO n-type 산화물반도체를 이용하여 three terminal memristor (memtransistor) 소자를 제작하여 습도에 따른 그 특성을 관찰하였다. 40 nm 두께의 ZnO 박막을 이용하여 channel width 70 ㎛, length 5 ㎛, back gate 구조의 memtransistor 소자를 제작하여 습도에 (40%, 50%, 60%, 70%) 따른 gate tunable memristive 특성변화를 관찰하였다. 습도가 높아질수록 electron mobility와 gate controllability가 감소하여 수소도핑효과에 의한 carrier 농도가 증가하는 거동의 output curve가 관찰되었다. 60%, 70%의 습도에서 memristive 거동이 관찰되었으며 습도가 높아질수록 on/off ratio는 증가하는 반면 gate controllability가 감소하였다. 60% 습도에서 가장 우수한 특성의 gate tunable memristive 특성을 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1338-1342
• /
• 2011

본 연구에서는 차세대 나노소자인 DGMOSFET에서 발생하는 단채널효과 중 하나인 문턱전압특성에 대하여 분석하고자 한다. 특히 포아송방정식을 풀 때 전하분포를 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차에 대하여 문턱전압의 변화를 관찰하고자 한다. 포아송방정식으로 부터 해석학적 전위분포 모델을 구하였으며 이를 이용하여 문턱전압을 구하였다. 문턱전압은 표면전위가 페르미전위의 두배가 될 때 게이트 전압으로 정의되므로 표면전위의 해석학적 모델을 구하여 문턱전압을 구하였다. 본 연구의 모델이 타당하다는 것을 입증하기 위하여 포텐셜 분포값을 수치해석학적 값과 비교하였다. 결과적으로 본 연구에서 제시한 포텐셜모델이 수치해석학적 시뮬레이션모델과 매우 잘 일치하였으며 DGMOSFET의 도핑분포 함수의 형태에 따라 문턱전압 특성을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.688-690
• /
• 2017

항복전압의 감소는 채널길이 감소에 의하여 발생하는 심각한 단채널 효과이다. 트랜지스터 동작 중에 발생하는 단채널 효과는 트랜지스터의 동작범위를 감소시키는 문제를 발생시킨다. 본 논문에서는 10 nm 이하 채널길이를 갖는 이중게이트 MOSFET에서 채널크기의 변화를 파라미터로 하여 채널도핑에 따른 항복전압의 변화를 고찰하였다. 이를 위하여 해석학적 전위분포에 의한 열방사 전류와 터널링 전류를 구하고 두 성분의 합으로 구성된 드레인 전류가 $10{\mu}A$가 될 때, 드레인 전압을 항복전압으로 정의하였다. 결과적으로 채널 도핑농도가 증가할수록 항복전압은 크게 증가하였다. 채널길이가 감소하면서 항복전압이 크게 감소하였으며 이를 해결하기 위하여 실리콘 두께 및 산화막 두께를 매우 작게 유지하여야만 한다는 것을 알 수 있었다. 특히 터널링 전류의 구성비가 증가할수록 항복전압이 증가하는 것을 관찰하였다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.805-811
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 채널 내 전자분포에 대한 전도중심의 이동을 분석하고자 한다. 이를 위하여 기존에 발표되어 타당성이 입증된 포아송방정식의 해석학적 전위분포 모델을 이용할 것이다. 이중게이트 MOSFET의 경우 두개의 게이트전압에 의한 전류제어능력의 증가로 단채널 효과를 감소시킬 수 있다는 장점이 있다. 단채널효과는 주로 문턱전압영역을 포함한 문턱전압이하 영역에서 발생하므로 문턱전압이하 영역에서의 전송특성을 분석하는 것은 매우 중요하다. 또한 전송특성은 채널 내 전자의 분포 및 전도 중심의 변화 등에 영향을 받는다. 그러므로 본 연구에서는 채널 내 전자분포의 변화가 전도중심에 미치는 영향을 채널도핑농도, 도핑분포함수 그리고 채널의 크기 등에 따라 분석할 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.731-733
• /
• 2012

더블게이트MOSFET는 두 개의 게이트를 가지고 있기 때문에 전류제어 능력이 기존 MOSFET보다 두배에 가깝고 나노소자에서 단채널 효과를 감소시킬 수 있다는 장점을 가지고 있다. 본 연구에서는 더블게이트MOSFET 제작시 단채널 효과에 큰 영향을 미치는 도핑농도에 따른 문턱전압의 변화를 분석하고자 한다. 더블게이트MOSFET에서 문턱전압에 영향을 미치는 구조적 요소 중 도핑농도는 매우 중요한 소자파라미터이다. 본 논문에서는 도핑농도를 $10^{15}cm^{-3}$에서 $10^{19}cm^{-3}$까지 변화시키면서 문턱 전압을 분석한 결과 도핑농도가 증가하면 문턱전압도 커짐을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권7호
• /
• pp.1537-1542
• /
• 2011

본 연구에서는 이중게이트 MOSFET의 채널도핑이 비산형분포를 가질 때 게이트 산화막의 두께를 변화시키면서 문턱전압이하특성을 분석하였다. 이중게이트 MOSFET는 차세대 나노소자로서 단채널효과를 감소시킬 수 있다는 장점 때문에 많은 연구가 진행 중에 있다. 이에 이중게이트 MOSFET에서 단채널효과로서 잘 알여진 문턱전압 이하 스윙의 저하에 대하여 비선형도핑분포를 이용한 포아송방정식의 분석학적 모델로 분석하고자 한다. 또한 나노소자인 이중게이트 MOSFET의 구조적 파라미터 중 가장 중요한 게이트 산화막의 두께에 대하여 문턱전압이하 특성을 분석하였다. 본 논문에서 사용한 분석학적 포아송방정식의 포텐셜모델 및 전송모델의 타당성을 입증하기 위하여 수치해석학적 결과값과 비교하였으며 이 모델을 이용하여 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하였다.

• ETRI Journal
• /
• 제39권2호
• /
• pp.284-291
• /
• 2017

Drain-induced barrier lowering (DIBL) is one of the main parameters employed to indicate the short-channel effect for nano metal-oxide semiconductor field-effect transistors (MOSFETs). We propose a new physical model of the DIBL effect under two-dimensional approximations based on the energy-conservation equation for channel electrons in FETs, which is different from the former field-penetration model. The DIBL is caused by lowering of the effective potential barrier height seen by the channel electrons because a lateral channel electric field results in an increase in the average kinetic energy of the channel electrons. The channel length, temperature, and doping concentration-dependent DIBL effects predicted by the proposed physical model agree well with the experimental data and simulation results reported in Nature and other journals.

• Journal of information and communication convergence engineering
• /
• 제8권4호
• /
• pp.449-452
• /
• 2010

We have analyzed channel doping and dimensions(channel length, width and thickness) for the optimum subthreshold characteristics of DG(Double Gate) MOSFET based on the model of MicroTec 4.0. Since the DGMOSFET is the candidate device to shrink short channel effects, the determination of design rule for DGMOSFET is very important to develop sub-100nm devices for high speed and low power consumption. As device size scaled down, the controllability of dimensions and oxide thickness is very low. We have analyzed the short channel effects for the variation of channel dimensions, and found the design conditions of DGMOSFET having the optimum subthreshold characteristics for digital applications.