• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.14-23
• /
• 2011

본 논문에서는 자체보정 벡터 발생기(Self-Calibrated Vector Generator)를 이용한 7-bit 2GSPS folding/interpolation A/D Converter (ADC)를 제안한다. 제안하는 ADC는 2GSPS 의 고속 변환에 적합한 상위 2-bit, 하위 5-bit 인 분할구조로 설계 되었으며, 각각의 folding/interpolation rate는 4와 8로 설정되었다. 최대 1GHz의 높은 입력신호를 처리하기 위해 cascade 구조의 preprocessing block을 적용하였으며, 전압 구동 방식 interpolation 기법을 적용하여 기준전압 생성 시 발생하는 추가적인 전력소모를 최소화하였다. 또한, 새로운 개념의 자체보정 벡터 발생기를 이용하여 device mismatch, 기생 저항 및 커패시턴스 등에 의한 offset error를 최소화하였다. 제안하는 ADC는 1.2V 0.13um 1-poly 7-metal CMOS 공정을 사용하여 설계 되었으며 calibration 회로를 포함한 유효 칩 면적은 2.5$mm^2$ 이다. 측정 결과 입력 주파수 9MHz, sampling 주파수 2GHz에서 39.49dB의 SNDR 특성을 보이며, calibration 회로의 작동결과 약 3dB 정도의 SNDR의 상승을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권3호
• /
• pp.146-153
• /
• 2006

We have been investigating InGaAs HEMTs as a future high-speed and low-power logic technology for beyond CMOS applications. In this work, we have experimentally studied the role of the side-recess spacing $(L_{side})$ on the logic performance of 50 nm $In_{0.7}Ga_{0.3}As$ As HEMTs. We have found that $L_{side}$ has a large influence on the electrostatic integrity (or short channel effects), gate leakage current, gate-drain capacitance, and source and drain resistance of the device. For our device design, an optimum value of $L_{side}$ of 150 nm is found. 50 nm $In_{0.7}Ga_{0.3}As$ HEMTs with this value of $L_{side}$ exhibit $I_{ON}/I_{OFF}$ ratios in excess of $10^4$, subthreshold slopes smaller than 90 mV/dec, and logic gate delays of about 1.3 ps at a $V_{CC}$ of 0.5 V. In spite of the fact that these devices are not optimized for logic, these values are comparable to state-of-the-art MOSFETs with similar gate lengths. Our work confirms that in the landscape of alternatives for beyond CMOS technologies, InAs-rich InGaAs FETs hold considerable promise.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.311-320
• /
• 2008

본 논문에서는 종래의 접지된 능동 인덕터 구조와 궤환 가변 LC-공진기를 이용한 새로운 가변 능동 인덕터를 제안하였다. 접지된 능동 인덕터는 자이레이터-C 구조로 구현되며, 가변 LC-공진기는 낮은 Q 지수를 갖는 나선 인덕터와 바렉터로 이루어진다. 가변 LC-공진기는 트랜지스터의 기생 커패시턴스에 의한 Q 지수의 감소를 보상하며, LC-공진기의 공진 주파수 조절에 의해 높은 Q 지수를 갖는 주파수 대역을 가변할 수 있다. 매그나칩 $0.18{\mu}m$ 공정을 이용하여 제작된 가변 능동 인덕터는 $4.66{\sim}5.45GHz$ 대역에서 바랙터 제어 전압 조정에 의해 높은 Q 지수를 갖는 주파수를 조정할 수 있으며, 동자 대역에서 50 이상의 Q 지수를 제공한다. 또한, 바렉터 제어전압 조정으로 5.1 GHz에서 $4.12{\sim}5.97nH$의 가변 인덕턴스 값을 얻을 수 있었다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.209-218
• /
• 2017

헬스케어 서비스는 생체신호 측정, 질병의 진단 및 예방을 위한 독자적인 다수의 서비스 플랫폼을 통해 제공할 수 있으며 인터넷, 모바일 등의 정보통신(ICT) 기술이 융합해 언제, 어디서나 이용자에게 건강 정보를 제공할 수 있어 사물 인터넷의 중심에 있다. 이에 따라 본 논문에서는 사물인터넷 기반의 배뇨관리 시스템을 설계하고 그 성능을 평가하였다. 배뇨관리 시스템 구성을 위해 저 전력의 지그비 네트워크를 구축하였으며 구현된 정전 용량형 기저귀 센서는 약 2,000시간의 동작을 확인할 수 있었다. 또한 초소형 임베디드 디바이스인 라즈베리파이를 활용하여 데이터베이스 서버를 구축하고 수집된 데이터를 저장하여 안드로이드 기반의 모바일 어플리케이션을 통해 데이터를 확인하였다. 제안된 배뇨관리 시스템은 요양병원 등 고령의 환자들을 대상으로 활용이 가능하며, 영유아를 대상으로도 편리하게 이용이 가능할 것이다.

• Composites Research
• /
• 제31권5호
• /
• pp.238-245
• /
• 2018

수압램 현상은 전투용 항공기의 주요 전투 손상 중 하나이며, 항공기 기체 생존성 평가에 중요한 영향을 미친다. 수압램 효과는 유체-구조물간의 상호관계를 통하여 나타나며, 구조물의 동적 변형률을 측정하여 파손 거동 및 파손 여부를 확인할 수 있다. 본 논문에서는 수압램 현상을 모사할 수 있는 수압램 시험 장치를 이용하여 수압램에 의한 복합재 T-Joint의 파손 시험을 수행하였다. 또한 계측기기의 입력 정전용량과 시간 상수 확인을 위해 PVDF 센서 보정 시험을 수행하였다. 복합재 T-Joint에 스트레인 게이지와 전하증폭기를 사용하지 않은 PVDF 센서를 부착하여 수압램 현상에 의한 복합재 T-Joint의 동적 변형률을 측정하였다. PVDF 센서와 스트레인 게이지의 동적 변형률을 이용하여 복합재 T-Joint의 파손 거동 및 파손 여부를 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.59-66
• /
• 2005

삼중 대역 무선 랜 응용을 위한 CMOS LC VCO를 1.8V 0.18$\mu$m CMOS 공정으로 설계하였다. 저잡음 특성을 얻기 위하여 VCO 코어는 PMOS 트랜지스터로 구성하였으며 인덕터와 캐패시터를 선택적으로 스위칭하는 기법을 적용하여 5.8GHz 대역 (5.725$\~$5.825GHz), 5.2GHz 대역 (5.150$\~$5.325GHz), 그리고 2.4GHz 대역 (2.412$\~$2.484GHz)에서 동작 가능한 것을 확인하였다. 또한 MOS 버랙터(varactor)에 다중 바이어스를 적용하고 최적화하여 캐패시턴스의 선형 특성을 개선함으로써 VCO의 이득을 선형화하고 PLL의 안정도를 크게 개선하였다. VCO 코어의 소모 전류는 2mA, 면적은 $570{\mu}m{\times}600{\mu}m$이며, 3가지 주파수 대역 모두 1MHz 옵셋에서 -110dBc/Hz 이하의 잡음 특성이 가능함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제41권12호
• /
• pp.115-124
• /
• 2004

본 논문에서는 마이크로스트립 전송선로에 주기적으로 계단형 스터브를 부가하여 물리적 길이를 소형화시킨 마이크로스트립 전송선로를 나타내었다. 주기적인 계단형 스터브는 quasi-static analysis와 전송선 이론을 바탕으로 한 등가모델로 병렬로 부가된 커패시턴스 역할을 함을 보였으며, 기존의 일반 스터브를 이용한 경우보다 짧은 길이의 스터브로 높은 커패시턴스 부가 효과를 얻을 수 있음을 보였다. 그리고 이러한 선로를 이용하여 소형화된 branch-line 결합기와 rat-race결합기를 설계하였다. 1.8 ㎓에서 구현된 각각의 결합기는 677 ㎟, 913 ㎟으로 일반적인 결합기에 비해 그 크기가 62%, 45%로 다른 소자의 부가 없이 단지 전송선로의 변형만을 통해 매우 효과적으로 축소되었다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.18-27
• /
• 2010

본 논문에서는 offset self-calibration 기법을 적용한 7-bit 1GSPS folding-interpolation A/D 변환기를 제안한다. 제안하는 A/D 변환기는 folding rate 2, interpolation rate 8의 1+6 구조로 고속 동작에 적합하게 설계되었다. 또한 offset self-calibration 회로를 설계하여 공정 mismatch, 기생 저항, 기생 캐패시턴스 등에 의한 offset-voltage의 변화를 감소시켜 A/D 변환기의 성능 특성을 향상 시켰다. 제안하는 A/D 변환기는 1.2V 65nm 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 유효 칩 면적은 $0.87mm^2$, 1.2V 전원전압에서 약 110mW의 전력소모를 나타내었다. 측정 결과 샘플링 주파수 800MHz, 입력 주파수 250MHz에서 39.1dB의 SNDR 특성을 보여주었으며, offset self-calibration 회로를 사용 하지 않은 A/D 변환기에 비해 SNDR이 약 3 dB 향상되었다.

• 한국전자파학회논문지
• /
• 제19권12호
• /
• pp.1333-1338
• /
• 2008

본 논문에서는 넓은 저지 대역(stopband)을 갖는 대역 억제 필터(bandstop filter)를 구현하고자 한다. 이를 위해 바렉터 다이오드(varactor diode)를 대역 억제 필터에 적용하여 저지 대역을 가변할 수 있는 특성을 얻었다. 제안한 대역 억제 필터의 기본 구조는 이미 잘 알려진 DGS 구조를 바탕으로 설계하였다. 바렉터 다이오드의 캐패시턴스 성분에 의해 제안한 가변 대역 억제 필터는 상당히 큰 크기 감소 효과를 얻을 수 있었다. 또한, 측정 결과를 통해 제안한 대역 억제 필터의 공진 주파수는 42.9 %(1.01 GHz에서 1.99 GHz까지)의 넓은 가변 특성을 보임을 알 수 있었다. 사용한 DGS의 수가 증가할수록 대역 내에서 억제하는 레벨이 증가하였다. 두 개의 DGS로 구현된 가변 대역 억제 필터는 가변 대역 내에서 억제 레벨이 20 dB 이상이었고, 최대 삽입 손실은 0.5 dB였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.48.2-48.2
• /
• 2010

The effect of additives as rare-earth in dielectric materials has been studied to meet the development trend in electronics on the miniaturization with increasing the capacitance of MLCCs (multi-layered ceramic capacitors). It was reported that the addition of rare-earth oxides in dielectrics would contribute to enhance dielectric properties and high temperature stability. Especially, dysprosium and thulium are well known to the representative elements functioned as selective substitution in barium titanate with perovskite structure. The effects of these additives on microstructure and electric properties were studied. The 0.8 mol% Dy doped $BaTiO_3$ and the 1.0 mol% Tm doped $BaTiO_3$ had the highest electric properties as optimized composition, respectively. According to the increase of rare-earth contents, the growth of abnormal grains was suppressed and pyrochlore phase was formed in more than solubility limits. Furthermore, the effect of two rare-earth elements co-doped $BaTiO_3$ on the dielectric properties and insulation resistance was investigated with different concentration. The dielectric specimens with $BaTiO_3-Dy_2O_3-Tm2O_3$ system were prepared by design of experiment for improving the electric properties and sintered at $1320^{\circ}C$ for 2h in a reducing atmosphere. The dielectric properties were evaluated from -55 to $125^{\circ}C$ (at $1KHz{\pm}10%$ and $1.0{\pm}0.2V$) and the insulation resistance was examined at 16V for 2 min. The morphology and crystallinity of the specimens were determined by microstructural and phase analysis.