• 공업화학
• /
• 제34권4호
• /
• pp.426-433
• /
• 2023

바이오 폐기물의 활용도를 높이기 위해 오일 추출 및 KOH 활성화를 통해 제조된 커피 찌꺼기 기반 활성탄소를 이용하여 슈퍼커패시터 성능을 고찰하였다. 커피 찌꺼기에 오일 추출은 노말헥산 및 아이소프로필 알코올 용매를 사용한 용매 추출로 수행되었다. 오일 추출 후 KOH 활성화를 통해 제조된 AC_CG-Hexane/IPA는 오일 추출 없이 KOH 활성화로만 제조된 AC_CG보다 비표면적은 최대 16% 및 평균 기공 크기는 최대 2.54 nm로 증가되었다. 또한, 커피 찌꺼기의 오일 추출함에 따라 제조된 활성탄소의 pyrrolic/pyridinic N 작용기는 증가되었다. 순환전압전류법 측정 실험으로부터, 10 mV/s의 전압 주사 속도에서 AC_CG-Hexane/IPA의 비정전용량은 133 F/g으로, AC_CG (100 F/g)의 비정전용량에 비해 33% 향상된 값을 나타냈다. 그 결과 커피 찌꺼기의 오일 추출을 통한 성분 제거를 통하여 활성탄소의 메조기공의 크기 및 비표면적의 부피 향상과 pyrrolic/pyridinic N 작용기가 전기화학적 활성으로 전기전도도를 증가로 인한 시너지 효과로 향상된 전기화학적 특성을 나타낸다. 본 연구에서는 바이오 폐기물인 커피 찌꺼기의 재활용 방법 및 적용에 대해 제시하였으며, 고성능 슈퍼커패시터의 전극 재료로 활용할 수 있는 효율적인 방법 중 하나라고 판단된다.

• Journal of international Conference on Electrical Machines and Systems
• /
• 제2권4호
• /
• pp.441-446
• /
• 2013

A thermal model of power modules based on the physical dimension and thermal properties is proposed in this paper. The heat path in the power module is considered as a one-dimensional heat transfer in the model. The method of the parameters extraction for the model is given in the paper. With high speed and accuracy, the thermal model is suit for electrothermal simulation. The proposed model is verified by experimental results.

• 한국전자파학회지:전자파기술
• /
• 제2권2호
• /
• pp.30-37
• /
• 1991

GaAs MESFET의 소신호 등가 모델에서 외부 푀로 성분들을 결정하는 개선된 방법을 제시하였다. 정화간 내부 회로 성분값들을 구하기 위하여 외부 회로 성분들을 제거하는 것이 중요하다. 전송선로를 포함한 기생 인덕터와 커패시터로 이루어지 ㄴ외부 회로를 정립하고, 산란 행렬로부터 이들의 값을 구한 후에 내부 회로 성분을 구하였다. 특히 기생 인덕턴스와 커패시턴스값들은 주파수에 따라 거의 일정한 변화를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1525-1527
• /
• 1987

This paper describe the KUIC-CEX, an automated CMOS layout verification program which extracts circuit connectivity, MOSFET dimensions, and parasitic capacitance for CIF(1) file. In the KUIC-CEX, Bitmap approach(2, 3) is used for basic operation. Since the output of this program is the Input file format of PSPICE, we can easily verify the layout of circuit. This program is written in C language.

• 한국군사과학기술학회지
• /
• 제3권1호
• /
• pp.155-163
• /
• 2000

A general characterization procedure based on the extraction of a 2n-port admittance matrix corresponding to n uniform coupled lines on the multi-layered substrate using the Finite-Difference Time-Domain (FDTD) technique is presented. The frequency-dependent normal mode parameters are obtained from the 2n-port admittance matrix, which in turn provides the frequency-dependent distributed inductance and capacitance matrices. To illustrate the technique, several practical coupled line structures on multi-layered substrate, including a three-line structure, have been simulated. It is shown that the FDTD based time domain characterization procedure is an excellent broadband simulation tool for the design of multiconductor coupled lines on multilayered PCBs as well as thick or thin hybrid structures.

• 전자공학회논문지A
• /
• 제33A권6호
• /
• pp.164-171
• /
• 1996

We report the experimental resutls on AlGaAs/GaAs heterojunction bipolar transistors (HBTs) with carbon-doped base structure. To characterize the output power, load-pull mehtod was employed. By characterizing the devices with HP8510C, we extracted the small-signal equivalent circuit. The HBTs were fabricated employing wet mesa etching and lift-off process of ohmic metals. the implementation of polyimide into the fabriction process was accomplished to obtain the lower dielectric constant resultig in significant reduction of interconnect routing capacitance. The fabricated HBTs with an emitter area of 6${\times}14{\mu}m^{2}$ exhibited current gain of 45, BV$_{CEO}$ of 10V, cut-off frequency of 30GHz and power gain of 1 3dBm. To extract the small signal equivalent circuit, the de-embedded method was applied for parasitic parameters and the calculation of circuit equations for intrinsic parameters.

• 전자공학회논문지A
• /
• 제28A권1호
• /
• pp.52-59
• /
• 1991

An effective and accurate delay time model is the key problem in the simulation and timing verification of CMOS logic circuits. We propose a semi-analytic CMOW delay time model taking into account the configuration ratio, the input waveform slope and the load capacitance. This model is based on the Schichman Hodges's DC equations and derived on the optimally weighted switching peak current. The parameters necessary for the model calculation are automatically determined from the program. The proposed model is computationally effective and the error is typically within 10% of the SPICEA results. Compared to the table RC model, the accuracy is inproved over two times in average.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.2213-2215
• /
• 2000

In this paper we implemented a novel re-entrant mode microstrip directional coupler for realizing the high directivity characteristic using finite element (FE) analysis. In microstrip configuration, the high directivity can be reached by matching the even- and odd-mode effective phase velocities. Through the values of capacitance obtained from 2-dimensional finite element(FE) analysis, the phase velocities for each mode and the design parameter were extracted for the proposed coupled-line configuration. Based on the extracted design parameter with phase matching condition we designed and fabricated 30dB directional coupler at 850MHz. Experimental results show good performance with excellent isolation.

• 한국전기전자재료학회논문지
• /
• 제11권5호
• /
• pp.347-352
• /
• 1998

In this paper, the extraction and optimization of SPICE parameters on SONOSFET for NVSM circuit design were discussed. SONOSFET devices with different channel widths and lengths were fabricated using conventional 1.2 um n-well CMOS process. And, electric properties for dc parameters and capacitance parameters were measured on wafer. SPICE parameters for the SONOSFET were extracted from the UC Berkeley level 3 model for the MOSFET. And, local optimization of Ids-Vgs curves has carried out in the bias region of subthreshold, linear, saturation respectively. Finally, the extracted SPICE parameters were optimized globally by comparing drain current (Ids), output conductance(gds), transconductance(gm) curves with theoretical curves in whole region of bias conditions. It is shown that the conventional model for the MOSFET can be applied to the SONOSFET modeling except sidewalk effect.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.27-34
• /
• 2004

최근 실리콘 미세공정의 발달로 상용화된 0.2$\mum$ 게이트길이 이하의 deep submicron MOSFET 출력특성을 정확히 모델링하기 위해서는 RF 기판 회로 연구가 필수적이다. 먼저 본 논문에서는 기판 캐패시던스와 기판 저항이 병렬로 연결된 모델과 기판 저항만을 사용한 단순 모델들에 적합한 직접 추출 방법을 각각 개발하였다. 이 추출방법들을 0.15$\mum$ CMOS 소자에 적용한 결과 단순 모델보다 RC 병렬 기판모델이 측정된 $Y_{22}$-parameter에 30GHz까지 더 잘 일치하는 것을 확인하였으며, 이는 RC 병렬 기판모델 및 직접추출방법의 RF 정확도를 증명한다. 이러한 RC 병렬 기판모델을 사용하여 게이트 길이를 0.11에서 0.5$\mum$까지 변화시키고 드레인 전압을 0에서 1.2V까지 증가시키면서 기판 모델 파라미터들의 bias 종속 특성과 게이트 길이 종속 특성을 새롭게 추출하였다. 이러한 새로운 추출 결과는 scalable한 RF 비선형 기판 모델 개발에 유용하게 사용될 것이다.