• Journal of the Optical Society of Korea
• /
• 제12권4호
• /
• pp.217-220
• /
• 2008

An optical receiver using a CMOS-compatible avalanche photodetector (CMOS-APD) is demonstrated. The CMOS-APD is fabricated with $0.18{\mu}m$ standard CMOS technology and the optical receiver is implemented by using the CMOS-APD and a transimpedance amplifier on a board. The optical receiver can detect 6.25-Gb/s data with the help of the series inductive peaking effect.

• 한국전자파학회논문지
• /
• 제19권9호
• /
• pp.1045-1050
• /
• 2008

본 논문에서는 IR-UWB 통신에 적합한 저 전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 LNA, envelop detector, VGA, comparator로 구성되어 있으며, envelop detector, VGA, comparator는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps일 때 sensitivity가 -70 dBm이며, 이때 BER은 $10^{-3}$의 값을 가진다. 외부의 LNA를 제외한 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V일 때 5 mA이다.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.47-52
• /
• 2004

본 논문에서는 FTTH에 적용하기 적합한 넓은 입력 다이나믹 레인지와 낮은 비트 에러율을 갖는 CMOS 광수신기의 설계를 제안한다. 트랜스임피던스 전치증폭기의 PMOS 피드백 저항을 자신의 출력 신호의 크기에 따라 제어하여 100Mbps까지 60dB의 입력 다이나믹 레인지를 얻었다. 듀티 에러를 최소화시키기 위해 전류 거울 형태의 자동 바이어스 조절 회로를 설계하였다. 2-폴리, 3-메탈, 0.6um CMOS 공정 파라미터를 사용하여 회로 시뮬레이션을 수행하였다. 설계된 수신기는 5V의 전원을 사용할 때 100Mbps에서 130mW 이하의 전력 소비를 보였다.

• 전기학회논문지
• /
• 제57권8호
• /
• pp.1464-1469
• /
• 2008

A CMOS Gm-C filter with variable cutoff frequency applicable for using in the direct conversion receiver is designed. The designed filter comprises the CMOS differential transconductors, and the gm of the transconductor is controlled by the bias voltage. This configuration can compensate variant of the cutoff frequency which could be generated by external noises, and also be used in multiband receiver. As a results of HSPICE simulation, the control range of the cutoff frequency is $1.5MHz{\sim}3.5MHz$ and the gain control range is $-2.8dB{\sim}2.6dB$. The layout of the designed 5th-order Elliptic low-pass filter is performed to fabricate a chip using $2.5V-0.25{\mu}m$ CMOS processing parameter.

• 한국전자파학회논문지
• /
• 제20권7호
• /
• pp.657-663
• /
• 2009

본 논문에서는 IR-UWB 통신에 적합한 저전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 single-ended 2-stage LNA, S2D, envelop detector, VGA, comparator로 구성되어 있으며, 0.18 ${\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps 일 때 BER값이 $10^{-3}$ 조건에서 sensitivity는 -80.8 dBm이다. 제작된 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V 일 때, 13 mA이며 23.4 nJ/bit 의 성능을 갖는다.

• Journal of the Optical Society of Korea
• /
• 제20권5호
• /
• pp.623-627
• /
• 2016

A power-adjustable fully-integrated CMOS optical receiver with multi-rate clock-and-data recovery circuit is presented in standard 65-nm CMOS technology. With supply voltage scaling, key features of the optical receiver such as bandwidth, power efficiency, and optical sensitivity can be automatically optimized according to the bit rates. The prototype receiver has −23.7 dBm to −15.4 dBm of optical sensitivity for 10⁻⁹ bit error rate with constant conversion gain around all target bit rates from 1.62Gbps to 8.1 Gbps. Power efficiency is less than 9.3 pJ/bit over all operating ranges.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.277-282
• /
• 2008

A fully integrated inductorless CMOS impulse radio ultra-wideband (IR-UWB) receiver is implemented using $0.18\;{\mu}m$ CMOS technology for 3-5 GHz application. The UWB receiver adopts the non-coherent architecture, which removes the complexity of RF architecture and reduces power consumption. The receiver consists of inductorless differential three stage LNA, envelope detector, variable gain amplifier (VGA), and comparator. The measured sensitivity is -70 dBm in the condition of 5 Mbps and BER of $10^{-3}$. The receiver chip size is only $1.8\;mm\;{\times}\;0.9\;mm$. The consumed current is 15 mA with 1.8 V supply.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.129-135
• /
• 2010

본 논문에서는 K-band 응용을 위한 $0.18\;{\mu}m$ CMOS 공정을 기반으로 한 새로운 방색의 four-port BPSK 직접 변환 수신기를 제안하고 검증한다. 제안한 직접 변환 수신기는 두 개의 능동 결합기, 집중 소자 LC 발룬, 두 개의 전력 검출기, 그리고 아날로그 디코더로 구성되어 있다. 설계된 직접 변환 수신기는 K-bnad 반송파 주파수의 데이터율 40 Mbps까지의 BPSK 변조 신호를 성공적으로 복조하였다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.399-401
• /
• 2008

• 대한전자공학회논문지SD
• /
• 제40권2호
• /
• pp.111-116
• /
• 2003

본 논문에서는 CMOS로 구현된 무선 홈 네트워크용 Base-Band Analog 수신단을 제안하였다. 제안된 수신단은 길버트 셀 형태의 믹서, Gm-C 형태의 Elliptic 6차 저역통과 필터, 그리고 6-bit A/D 변환기로 구성되어 있다. 제안한 수신단은 CMOS RF 단을 거친 작은 전력의 200㎒의 아날로그 신호와 PLL에서 나오는 큰 전력의 199㎒ 국부 발진 신호가 믹서에 인가되어 Base Band 신호를 생성해 낸다 이 신호는 낮은 주파수로부터 높은 주파수가지 분포되어 있는데 저역통과 필터를 거쳐 1㎒의 Base-Band 신호만을 추출해낸다. 이 1㎒의 신호는 다시 6-bit A/D 변환기를 거쳐 6-bit 디지털 code를 생성하여 DSP(Digital Signal Processing) 블록과 연결된다. 제작된 수신단은 0.25㎛ 1-poly 5-metal n-well CMOS 공정으로 제작되었으므로 유효 칩 면적은 200㎛ × 1400㎛ 이고, 2.5V의 전원전압에서 130㎽ 전력 소모를 나타내었다.