

직접변환 수신기용 가변 차단주파수특성을 갖는 CMOS Gm-C 저역통과필터 설계

論 文
57-8-24

The Design of A CMOS Gm-C Lowpass Filter with Variable Cutoff Frequency for Direct Conversion Receiver

方 駿 鎬[†]
(Jun-Ho Bang)

Abstract - A CMOS Gm-C filter with variable cutoff frequency applicable for using in the direct conversion receiver is designed. The designed filter comprises the CMOS differential transconductors, and the gm of the transconductor is controlled by the bias voltage. This configuration can compensate variant of the cutoff frequency which could be generated by external noises, and also be used in multiband receiver. As a results of HSPICE simulation, the control range of the cutoff frequency is 1.5MHz~3.5MHz and the gain control range is -2.8dB~2.6dB. The layout of the designed 5th-order Elliptic low-pass filter is performed to fabricate a chip using 2.5V-0.25μm CMOS processing parameter.

Key Words : Direct conversion receiver, Gm-C filter, Continuous-time filter, Integrator, Low-pass filter

1. 서 론

미래의 무선 통신은 IEEE802.11a/b/g, WLANs, GSM, PCS, DCS 또는 W-CDMA 등 많은 종류의 시스템을 궁극적으로 단일 장치 및 단일 단말기로서 처리할 수 있도록 요구될 것이다. 이러한 요구에 따라 설계자들은 한 개의 시스템으로 가능한 넓은 주파수 대역을 모두 만족하는 다중모드 및 다중대역 특성을 갖도록 연구하고 있으며 현재까지 연구 경향을 보면 인접한 주파수 대역을 갖는 2~3 시스템을 동시에 만족할 수 있는 단말기들이 설계되고 있다[1][2]. 이러한 연구에서 주로 활용되고 있는 송수신방식은 직접변환 방식인데, 직접변환 방식의 송수신기는 일부단점이 있음에도 불구하고[3]-[5] 송수신시스템의 통합화, 소형화에 매우 유리한 방식이라 할 수 있다. 직접변환 수신기는 오프칩(off-chip)으로 구성하여야 하는 IF-SAW 필터를 온칩(on-chip)상에서 구성할 수 있는 저역통과필터(lowpass filter)로 대체할 수 있고 수신단 전체를 저역통과 필터와 증폭기들로 구성할 수 있기 때문에 수신 단을 한 개의 단일 칩으로 구성하는데 매우 유리하여 시스템의 소형화에 큰 장점이 있다. 또한 시스템의 다중모드, 다중대역을 실현하기 위한 직접변환 수신기에 사용되는 저역통과 필터는 넓은 주파수 동작범위를 갖도록 하여 모든 시스템에 적용할 수 있어야 한다. 이러한 경향에 따라 가능한 적은 칩 면적 안에서 넓은 주파수 대역을 갖으며 주파수 조정 특성을 갖는 필터에 대한 연구가 진행되고 있다.[6]-[12]

본 논문에서는 위와 같은 연구 경향에 따라 다중모드 및

다중 대역 직접변환방식 수신단에 적용하기 위한 테스트 칩의 제작을 목적으로 차단주파수의 조정 특성을 갖는 연속시간 5차 일립틱 Gm-C 저역통과 필터를 설계하고 레이아웃 하였다. 필터 설계의 기본블록인 트랜스컨덕터(Gm)는 1단 캐스코드 증폭기 구조를 활용하여 완전 차동구조로 입출력 단 회로로 구성하고 CMFB 회로를 추가하여 잡음에 대응하고 입출력 동작전압이 안정화 되도록 하였다. 또한 트랜스컨덕터의 트랜스컨덕턴스 값이 외부 전압으로 조정되고 이를 통하여 필터의 주파수 대역이 가변될 수 있도록 구성하였다. 설계된 회로들은 HSPICE로 시뮬레이션을 수행하고 CMOS 2.5V-0.25μm 공정을 통하여 칩으로 제작할 수 있도록 Layout을 하였다.

2. 직접변환 수신단용 저역통과필터 설계




그림 1 직접변환 수신단 블록다이어그램
Fig. 1 Block diagram of direct-conversion receiver

그림 1은 한 개의 1차 저역통과 필터와 두 개의 2차 저역통과 필터 그리고 가변 전압이득 증폭기로 이루어진 직접변환 수신단 블록의 하나이다. 블록에서 입력신호는 I 및 Q의 두개의 신호로 나누어지며 각 신호들은 전체 5차의 저역통과를 거쳐서 기저대역 주파수로 변환된다. 이때 저역필터에 의한 주파수차단 처리과정에서 생겨나는 이득감쇄는 가변전압조정이득 증폭기에 의하여 보상되며 최종적으로 ADC로

[†] 교신저자, 正會員 : 全北大學校 工科大学 應用시스템工學付 副教授 · 工博

E-mail : jhbang@chonbuk.ac.kr

接受日字 : 2008年 3月 24日

最終完了 : 2008年 7月 15日

전달한다. 예를 들어 W-CDMA 수신단의 경우, 주파수 혼합기를 거쳐 필터들에 의하여 1.9-2.5MHz의 기저대역 신호로 처리하게 된다.

본 논문에서는 W-CDMA와 같은 직접변환 수신단의 기저대역에서 사용할 수 있는 2.5MHz의 차단특성을 갖는 가변 주파수특성을 갖는 연속시간 CMOS 차동 Gm-C 필터를 설계하고자 한다.




그림 2 본 논문에서 설계하기 위한 직접변환 수신단의 필터 구조

Fig. 2 The filter architecture of the direct-conversion receiver to design in this paper

본 논문에서는 설계하고자 한 직접변환 수신단의 필터구조를 그림 2에 나타내었다. 그림 2의 구조는 그림 1의 3개의 필터를 한 개의 5차 필터로써 구성하고 5차 필터를 구성하는 내부의 트랜스컨덕터(Gm)의 트랜스컨덕턴스의 값을 조정할 수 있도록 함으로써 결과적으로 필터의 차단주파수를 변화시킬 수 있도록 하는 구조이다. 이러한 구조는 수신단의 크기를 줄이면서 일정한 범위 내에서 필터의 차단특성을 임의로 조절할 수 있도록 함으로써 다중대역 직접변환기용으로 사용될 수 있게 하기 위함이다.

그림 2의 5차 일립틱 저역통과 필터 설계사양은 표 1과 같다. 필터의 응용시스템은 WCDMA로 결정하고 이에 따라 기본 차단주파수는 2.5MHz로 설정하였고 저지대역에서의 감쇄도는 3.75MHz에서 40dB이상으로 설정하였다. 앞서 언급한 것처럼 공정과정에서 나타나는 주파수 변형을 보상할 수 있고 주파수 크기의 조정이 가능하도록 함으로써 다중대역으로의 활용을 고려하여 설계사양을 설정하였다. 이때 주파수 대역의 조정 특성은 필터를 구성하는 트랜스컨덕터 설계에서 고려하였다.

표 1 5차 일립틱 저역통과 필터 설계 사양

Table 1 The specification of the 5th Elliptic lowpass filter

설계 파라미터	설계방법 및 목표 값
응용시스템	WCDMA mode
필터할수	5차 Elliptics
수동회로망	제자형 복종단 LC 회로망
차단주파수	2.5MHz (Tuning가능)
통과대역 Ripple	1dB
통과대역 감쇄도	6dB(복종단특성)
저지대역 감쇄도	3.75MHz에서 40dB이상
전원공급전압	3.3V
소비전력	15mW이하

표 1의 설계 사양에 맞는 필터를 설계하기 위한 첫 단계로써 낮은 감도 특성을 유지할 수 있는 장점을 가지고 있는 제자형 복종단 LC회로를 기본 수동회로로 설계하였다. 수동

필터를 능동필터로 변환하기 위한 변환법으로는 자이레이터를 이용한 직접모의법, 2차 단위 블록을 캐스캐이드 형태로 연결하는 바이쿼드법, 수동 LC 제자형 회로를 신호흐름선도를 이용하는 신호흐름선도법을 이용하여 필터를 설계하는 방법 등이 있으나 본 논문에서는 이들 중 설계가 비교적 간단하면서도 정확한 능동필터의 특성 값을 얻어내기에 유리한 자이레이터 직접변환법을 이용하였다.




그림 3 5차 수동 복종단 제자형 타원 필터
Fig. 3 5th passive double-terminated Elliptic filter

그림 3은 5차 수동 복종단 제자형(doubly-terminated ladder) 타원 필터이고, 자이레이터 직접변환법에 의하여 설계된 5차 Gm-C 능동 타원필터를 그림 4에 나타내었다.




그림 4 설계된 5차 Gm-C 능동 타원 필터
Fig. 4 Designed 5-th Gm-C active Elliptic filter

그림 4의 필터는 자이레이터 직접변환법에 의하여 수동-능동 변환된 필터회로를 또 다시 차동구조로 구성하여 완성한 것이며 변환과정에서 얻어진 각각의 소자 값을 표 2에 나타내었다.

표 2 주파수 및 임피던스변환에 의한 능동 타원필터의 소자 값

Table 2 The device values of the active Elliptic filter by frequency and impedance scaling

타원필터 원형수의 수동소자값	임피던스 변환		주파수 변환		능동 Gm-C 타원 필터의 능동소자 값		
$\omega_c=1\text{rad/sec}$ $\omega_s=1.5\text{rad/sec}$ $K_s=53.875$	$R=20k\Omega$		$f_c=2.5\text{MHz}$		$L = \frac{C}{g_m}$		
	R	$20k\Omega$	R	$20k\Omega$	$gm_{1/2}$	50μ	
L_1	0.97094H	L_1	19.5388KH	L_1	1.243nH	$C_{1/2}$	3.103pF
L_2	0.73962H	L_2	15.8724KH	L_2	1.010nH	$G_{1/2}$	2.53pF
C_1	1.97687F	C_1	0.0888mF	C_1	6.232pF	C_1	6.232pF
C_2	0.18824F	C_2	0.0094mF	C_2	0.530pF	C_2	0.530pF
C_3	2.49161F	C_3	0.1243mF	C_3	7.931pF	C_3	7.931pF
C_4	0.51950F	C_4	0.0237mF	C_4	1.654pF	C_4	1.654pF
C_5	1.71889F	C_5	0.0834mF	C_5	5.471pF	C_5	5.471pF
R_1	1Ω	R_1	20kΩ	R_1	20kΩ	$gm_{1/2}$	50μ

표 2에서 보이는 바와 같이 설계 사양에 맞는 타원필터 원함수와 수동소자 값을 결정한 후 이 값들을 $R=20k\Omega$ 의 임피던스 변환 및 $f_c=2.5MHz$ 의 주파수 변환 과정을 거쳐 마지막으로 $L=C/gm^2$ 의 수식에 의하여 능동회로 값을 구한다. 능동회로 변환 과정시 $gm_{-R1,2}$ 은 입력저항 R_i 를 능동회로로 변환할 때의 트랜스컨덕턴스 값이고 gm_{-R3} 는 출력저항 R_L 를 능동회로로 변환할 때의 트랜스컨덕턴스 값이다.

3. 저역통과필터 구성을 위한 트랜스컨덕터 설계

3.1 트랜스컨덕터의 설계사양 및 구조

이 절에서는 그림 4의 5차 Gm-C 능동 타원 필터를 구성하는 내부 트랜스컨덕터를 설계하고자 한다. 트랜스컨덕터의 설계 사양을 표 3에 나타내었으며, 단위이득 대역폭은 15MHz, 위상마진은 60도 이상으로 설정하였고 슬루율은 $5V/\mu s$ 그리고 출력 저항과 부하 캐패시터는 각각 $10M\Omega$ 과 $10pF$ 로 설정하였다.

표 3 5차 Gm-C 능동 타원 필터용 트랜스컨덕터의 설계 사양

Table 3 The transconductor specification of the 5th Gm-C active Elliptic filter

설계 파라미터	설계 목표 값
단위이득 주파수(UGF)	15 MHz 이상
위상마진(PM)	60도 이상
슬루율(SR)	5 V/ μs
전압이득	40 dB이상
출력저항	10 M Ω 이상
부하 캐패시터	10 pF
소비전력	5mW이하

위와 같은 설계 사양을 만족하기 위한 트랜스컨덕터의 구조는 1단 이득단을 갖는 폴디드 캐스코드 구조가 적합하기 때문에 본 논문에서는 기존에 연산증폭기의 설계에 많이 활용되고 있는 1단 이득단을 갖는 폴디드 캐스코드 구조를 트랜스컨덕터로써 활용할 수 있도록 설계하고 그림 5에 나타내었다.




그림 5 설계된 5차 Gm-C 능동 타원 필터의 트랜스컨덕터
Fig. 5 The designed transconductor for the 5-th Gm-C active Elliptic filter

M1~M11는 트랜스컨덕터의 트랜스컨덕턴스(gm) 및 출력저항(R_o)을 연계 하여주는 차동 입력단 및 폴디드 캐스코드 구조의 출력단을 이루고 있으며 M12~M22는 이득단 및

출력단에 바이어스 전압을 공급하여 주는 바이어스단이다. 또한 M23~M30까지는 공통모드 케환회로를 구성하는데 이는 차동전압의 DC공통모드 전압을 일정하게 유지하여 주는 역할을 한다. 그리고 외부전압의 조정을 통하여 트랜스컨덕턴스 값을 일정한 범위 내에서 원하는 값으로 변환할 수 있도록 설계함으로써 필터 차단주파수의 변형에 대처할 수 있도록 하기 위하여 그림 5의 트랜스컨덕터의 외부 조정전압인 V_{c1} 을 활용하여 트랜스컨덕턴스 값을 조절할 수 있도록 하였다. 아울러 본 연구에서는 차동입력단 사이에 트랜지스터 M_c 를 연결하고 M_c 의 게이트 전압, V_{c2} 를 추가적으로 조정함으로써 트랜스컨덕턴스를 조정폭이 확대될 수 있도록 하였다.

3.2 트랜스컨덕터의 공통모드 케환회로 해석

트랜스컨덕터의 출력 전위를 일정한 값으로 유지하기 위한 공통모드 케환 회로는 다음과 같은 방법으로 설계하였다. 먼저 $M_{23}=M_{24}=M_{25}=M_{26}$ 이며 $M_{27}=M_{28}$, $M_{29}=M_{30}$ 로 결정하여 동일한 레벨의 트랜지스터들의 크기를 같도록 설정하고, $g_{m23}=g_{m24}=g_{m25}=g_{m26}$ 으로 결정하였다. 이때 입력공통모드 전압, V_{CM} 을 및 케환전압, V_{CMFB} 구하기 위하여 입력 측에 인가되는 전압에 따른 공통모드 케환 회로의 특성을 조사하였다. 먼저 공통모드 케환회로의 입력단자에 트랜스컨덕터의 출력전압이 V_{CM} 과 같은 크기의 DC전압이 $V_{in}^+ = V_{CM}$, $V_{in}^- = V_{CM}$ 와 같이 인가될 때, 케환 전압, V_{CMFB} 는 식 (1)과 같이 된다.

$$V_{CMFB} = V_{DD} - 2g_m * V_{CM} * R_D \quad (1)$$

또한 이 조건하에서 입력에 인가된 전압이 각각 상승하거나 하강하게 될 때, $V_{in}^+ = V_{CM} + \Delta V_{in}$, $V_{in}^- = V_{CM} - \Delta V_{in}$ 이 케환회로의 차동단에 각각 입력되는데 V_{in}^+ 의 연결 입력측은 드레인 전류를 증가시키고, V_{in}^- 의 연결입력측은 드레인 전류를 제한하여 전류의 크기를 일정하게 유지하게 됨으로써 결과적으로 식(1)과 같은 전압레벨을 유지시켜 준다.

다음으로 공통모드 케환회로의 입력단자에 인가되는 전압레벨이 V_{CM} 보다 큰 $V_{in}^+ = V_{in}^- = \Delta V_{DC} + V_{CM}$ 과 같이 인가될 때, V_{CM} 전압측은 상대적으로 ΔV_{DC} 만큼 감소하게 되므로 V_{CMFB} 는 식 (2)와 같이 된다.

$$V_{CMFB} = V_{DD} - 2g_{m1} * (V_{CM} - \Delta V_{DC}) * R_D \quad (2)$$

즉, 입력 DC전압이 상승함에 따라 V_{CMFB} 는 $2g_{m1} * \Delta V_{DC} * R_D$ 만큼의 전압상승을 초래하여 이때 상승된 전압이 PMOS인 M4와 M5의 게이트에 인가되고 트랜스컨덕터의 출력전압을 V_{CM} 과 같은 전압으로 될 때까지 강하시킨다. 또한 공통모드 케환회로의 입력단자에 인가되는 전압레벨이 V_{CM} 보다 작은 $V_{in}^+ = V_{in}^- = \Delta V_{DC} - V_{CM}$ 과 같이 인가될 때, V_{CM} 전압측은 상대적으로 ΔV_{DC} 만큼 증가하게 되므로 V_{CMFB} 는 식 (3)과 같이 된다.

$$V_{CMFB} = V_{DD} - 2g_{m1} * (V_{CM} + \Delta V_{DC}) * R_D \quad (3)$$

즉, 입력 DC전압이 감소함에 따라 V_{CMFB} 는 $2g_{m1} * \Delta V_{DC} * R_D$ 만큼의 전압강하를 초래하여 이때 감소된 전압이 PMOS인 M4와 M5의 게이트에 인가되고 트랜스컨덕터의 출력전압을

V_{CM} 과 같은 전압으로 될 때까지 상승시킨다. 이와 같이 공통모드 궤환회로의 입력크기 변화에 따른 출력전압의 변화율을, $\pm 2g_m * \Delta V_{DC} * R_D$ 으로부터 입력공통모드 전압, V_{CM} 과 궤환전압, V_{CMFB} 를 계산하였다. 설계된 트랜스컨덕터에 대하여 HSPICE시뮬레이션 한 결과를 그림 6에 나타내었다.




그림 6 설계된 트랜스컨덕터의 시뮬레이션 결과
(a) 이득 및 위상 마진
(b) 제어전압에 의한 Gm 조정

Fig. 6 The results of the designed transconductor

그림 6(a)는 트랜스컨덕터의 이득 및 위상특성 결과이며 제어전압에 따라 각각 58dB, 54dB, 44dB, 32dB의 이득 조정특성과 이에 따라 단위이득주파수는 9MHz, 12MHz, 15MHz, 17MHz의 조정특성을 갖고 있음을 보여주고 있으며 모든 경우에서 90도에 가까운 87도 이상의 안정된 위상특성을 갖고 있음을 보여주고 있다. 그림 6(b)는 제어전압 1.5V, 1.25V, 1V, 0.75V, 0.5V인 경우, 각각 100uS, 90uS, 73uS, 51uS, 13uS의 트랜스컨덕턴스(gm)값의 변화율을 보여주고 있다. 위의 트랜스컨덕턴스의 변화율은 필터의 차단주파수 값을 변화시킬 수 있도록 한다.

4. 설계된 5차 Gm-C 능동 타원 필터의 시뮬레이션 및 고찰

설계된 그림 5의 트랜스컨덕터를 그림 4의 5차 Gm-C 능동 타원필터의 블록에 연결하여 최종적으로 필터를 완성하고, 주파수 및 시간응답 해석을 수행하였으며 그 결과를 그림 7에 나타내었다.

그림 7(a)에서 보는 바와 같이 필터의 통과대역에는 복중단 필터회로의 특성 때문에 나타나는 6dB의 이득 감쇠는 그림 4의 필터회로 블록 중 gmR_{1,2}값의 조정에 의하여 0dB까지 보상하였다. 그리고 5차 타원필터의 특성에 맞는 감쇠진동과장(Ripple)을 얻을 수 있었으며 차단주파수(Cutoff frequency)는 2.5MHz로써 설계 전 설정하였던 표 1의 설계사양에 만족하는 특성을 얻을 수 있었다. 하지만 저지대역(Stop band)의 감쇠이득은 3.75MHz에서 38dB로써 40dB에는 약간 적은 값으로 얻어졌으나 거의 설계사양을 만족하였다.





그림 7 설계된 5차 Gm-C 능동필터의 AC 특성
(a) The cutoff frequency by the control voltage
(b) Gain by the control voltage

Fig. 7 The AC characteristic of the designed 5th Gm-C active filter

그림 7(a)으로 부터 제어전압을 0.8V, 1V, 1.5V, 2V로 인가시에 필터의 차단주파수가 각각 1.5MHz, 2MHz, 2.9MHz, 3.5MHz로 얻어질 수 있음을 확인할 수 있으며 그림 7(b)로 부터는 제어전압을 1V, 1.5V, 2V, 2.5V로 인가할 경우 필터의 차단주파수는 약 2.5MHz에서 고정된 상태

에서 필터의 이득이 각각 2.6dB, 1.6dB, 0.4dB, -2.8dB 값으로 변화될 수 있음을 확인할 수 있다. 앞서 언급한 것처럼, 이때 필터이득의 변화는 그림 4의 필터블록 중 gmR_{1,2}값 변화에 의하여 그리고 차단주파수의 변화는 gmR₃값의 변화에 의하여 얻어진 것이다.



(a) 통과대역(100KHz)의 출력파형
 (b) 차단대역(2.5MHz)의 출력파형
 (c) 저지대역(3.5MHz)의 출력파형

그림 8 설계된 5차 Gm-C 능동필터의 시간응답 특성

- (a) The output signal of passband(100KHz)
- (b) The output signal of cutoff band(2.5MHz)
- (c) The output signal of stop band(3.5MHz)

Fig. 8 The transient characteristic of the designed 5th Gm-C active filter

그림 8은 필터의 시간응답 특성을 시뮬레이션 한 결과이다. 그림 8(a)의 경우, 필터의 입력에 통과대역 신호인 최대값 200mV, 100kHz의 정현파를 인가했을 때, 출력에서 200mV의 최대치 전압 값을 가진 양호한 출력 파형을 얻어 낼 수 있었다. 또한 그림 8(b)은 -3dB된 지점인 차단주파수 2.5MHz를 인가하였을 경우의 결과로써 이득이 입력전압 값의 50%인 100mV의 값을 얻을 수 있었다. 이 결과는 이론적으로는 70.7%의 이득이 감소하게 되어야 하는 데에 비하여 오차가 발생하기는 했으나 주파수 조정이 가능한 필터의 동작특성에는 문제가 없는 결과이다. 그림 8(c)은 저지대역 주파수인 3.5MHz를 인가한 경우인데 그 출력이 5mV 이내로

파형 값이 제거됨을 확인할 수 있어서 비교적 우수한 차단특성 결과를 얻었다. 이상과 같이 얻어진 설계된 필터의 특성을 표 4에 정리하였다. 결과적으로 본 논문에서 설계된 5차 Gm-C 능동필터가 설계사양을 만족하였고 WCDMA의 기저대역용 저역필터로써 사용할 수 있는 가능성을 확인하였다.


표 4 설계된 5차 Gm-C 능동필터의 특성 결과

Table 4 The results of the characteristic of the designed 5th Gm-C active

설계 파라미터	WCDMA용 목표 값	설계 결과 값
차단주파수	2.5MHz	1.5MHz~3.5MHz (조정가능)
통과대역 Ripple 특성	통과대역에서 1dB (5차타원함수특성)	통과대역에서 1dB이내, 차단(Cutoff)지역에서 (2~3dB) (5차 타원함수의 리플값)
통과대역 감쇄도	-6dB(복중단특성)	-2.8dB ~ 2.6dB (이득조정이 가능)
저지대역 감쇄도	3.75MHz에서 40dB	3.75MHz에서 37dB
전원공급전압	3.3V	3.3V
소비전력	15mW이하	14.5mW

5. 5차 Gm-C 능동 타원 필터 칩 제작을 하기 위한 Layout

설계된 5차 능동 타원 필터를 칩으로 제작하기 위하여 0.25μm CMOS 공정파라미터에 의하여 Layout하였으며 그림 9에 나타내었다. 그림 9(a)는 트랜스컨덕터와 CMFB 회로이며 그림 9(b)는 설계한 전체 필터회로의 레이아웃도면이다.



(a) 트랜스컨덕터와 CMFB회로의 레이아웃
 (b) 5차 타원 능동필터의 레이아웃

그림 9 설계된 5차 타원 능동필터의 레이아웃

Fig. 9 The layout of the designed 5th Elliptic active filter
 (a) The layout of the transconductor and CMFB circuit
 (b) The layout of 5th Elliptic active filter

6. 결 론

본 논문에서는 직접변환방식 수신단의 아날로그 핵심회로인 저역필터를 WCDMA 기저대역용 사양에 맞도록 설계하였으며 테스트 칩으로 제작하기 위하여 레이아웃 하였다. 또한 수신단의 다중대역화 추세에 맞도록 가능한 차단주파수가 일정한 범위내에서 조정이 될 수 있는 가변주파수 특성을 갖는 필터를 설계하였다. 필터설계 시, 필터를 구성하기 위한 트랜스컨덕터를 설계함에 있어서 제어전압으로 트랜스컨덕턴스 값의 변화가 가능하도록 설계하였는데 HSPICE 시뮬레이션 결과, 1.5MHz~3.5MHz의 차단주파수의 조정이 가능하였고 이득은 -2.8dB~2.6dB으로의 조정이 가능하였다. 이러한 특성은 설계된 필터를 WCDMA용으로 뿐만 아니라 해당 주파수 범위내에서 다른 수신단에도 동시에 활용할 수 있다는 가능성을 확인해주었다.

시간응답의 경우, 필터의 입력에 통과대역 신호인 최대 값 200mV, 100kHz의 정현파를 인가했을 때, 양호한 출력 파형을 얻어낼 수 있었고 저지대역 주파수인 3.5MHz를 인가한 경우인데 그 출력이 5mV이내로 파형 값이 제거됨을 확인할 수 있어서 비교적 우수한 차단특성 결과를 얻었다. 본 논문에서 수행된 결과를 바탕으로 단일칩화, 다중대역화 되고 있는 직접변환용 수신기의 필터 설계에 활용하며 연구해 나가고자 한다.

참 고 문 헌

- [1] T. Hollman, S. Lindfors, M. Lansirinne, J. Jussila and K. A. I. Halonen, "A 2.7V CMOS dual-mode baseband filter for PDC and WCDMA", IEEE Journal of Solid-State Circuits, Vol. 36, pp. 1148-1153, July 2001.
- [2] H.Fischer, F. Henkel, M. Engels, P. Waldow, "UMTS/GSM multi mode receiver design" Circuits and Systems, ISCAS Proceedings of the 2004 International Symposium on Vol. 4, pp. 23-26, May 2004.
- [3] H. Ishikuro, M. Hamada, K. I. Agawa, S. Kousai, H. Kobayashi, D-M. Nguyen and F. Hatori, "A single-chip CMOS Bluetooth transceiver with 1.5MHz IF and direct modulation transmitter", Solid-State Circuits Conference, Digest of Technical Papers, ISSCC 2003 IEEE International, vol.1, pp: 94 - 480. 2003.
- [4] Sining Zhou, M. Chang, "A CMOS passive mixer with low flicker noise for low-power direct-conversion receiver" Solid-State Circuits, IEEE Journal of Volume 40, pp.1084 - 1093, May 2005.
- [5] T-K. Nguyen, N-J. Oh, V-H. Le, S-G. Lee, "A low-power CMOS direct conversion receiver with 3-dB NF and 30-kHz flicker-noise corner for 915-MHz band IEEE 802.15.4 ZigBee standard" Microwave Theory and Techniques, IEEE

Transactions on Volume 54, Issue 2, pp. 735 - 741 Feb. 2006.

- [6] Hussain A. Alzahrer, et al " A CMOS Linear Channel-Select Filter for 3G Multistandard Integrated Wireless Receivers" IEEE JSSC, vol. 37, no. 1, Jan. 2002
- [7] S. Pavan, Y. P. Tsividis, and K. Nagaraj, "Widely Programmable High-Frequency Continuous-Time Filters in Digital CMOS Technology", IEEE JSSC, vol. 35, no. 4, pp. 503-511, Apr. 2000.
- [8] B. Pankiewicz, M. Wojcikowski, S. Szczepanski, and Y. Sun, "A Field Programmable Analog Array for CMOS Continuous-Time OTA-C Filter Applications", IEEE JSSC, vol. 37, no. 2, pp. 125-136, Feb. 2002.
- [9] F. Behbahani, W. Tan, A. Karimi-Sanjaani, A. Roithmeier, and A. A. Abidi, "A Broad-Band Tunable CMOS Channel-Select Filter for a Low-IF Wireless Receiver", IEEE JSSC, vol. 35, no. 4, pp. 476-489, Apr. 2000.
- [10] G. Bollati, S. Marchese, M. Demicheli, and R. Castello, "An Eighth-Order CMOS Low-Pass Filter with 30-120 MHz Tuning Range and Programmable Boost", IEEE JSSC, vol. 36, no.7, pp. 1056-1066, July 2001.
- [11] J. A. De Lima and C. Dualibe, "A Linearly Tunable Low-Voltage CMOS Transconductor With Improved Common-Mode Stability and Its Application to gm-C Filters", IEEE JSSC, vol. 48, no.7, pp. 649-660, July 2001.
- [12] U. Yodprasit and C. C. Enz, "A 1.5 V 75dB-Dynamic Range 3rd-order Gm-C Filter Integrated in a 0.18μm Standard Digital CMOS Process", Proc. ESSCIRC 2002, pp. 647-650, 2002.

저 자 소 개



방 준 호 (方 駿 鎬)

1966년 9월 28일생. 1989년 전북대학교 전기공학과 졸업. 1991년 동대학원 전기공학과 졸업(석사). 1996년 동대학원 전기공학과 졸업(박사). 1997년 LG반도체 기술연구소 선임연구원. 1998년~현재 전북대학교 응용시스템공학부 부교수

Tel : 063-850-0761

Fax : 063-850-0756

E-mail : jhbang@chonbuk.ac.kr