• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2317-2325
• /
• 2016

본 논문은 reference driver를 이용한 10비트 10MS/s 축차근사형(SAR: Successive Approximation Register) 아날로그-디지털 변환기(ADC: Analog-to-Digital Converter)를 제안한다. 제안하는 SAR ADC는 커패시터형 디지털-아날로그 변환기(CDAC: Capacitive Digital-to-Analog Converter), 비교기, SAR 로직, 그리고 공급 전압 노이즈에 대한 내성을 향상시키는 reference driver로 구성된다. ${\pm}0.9V$의 아날로그 입력전압을 가지는 SAR ADC를 위해 reference driver는 0.45V, 1.35V의 기준 전압을 생성한다. 설계된 SAR ADC는 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 1.8V의 공급전압을 사용하였다. 제안된 SAR ADC는 reference driver를 이용하여 +/- 200mV의 공급 전압 변화에서도 ${\pm}0.9V$의 입력 범위를 유지한다. 10MS/s의 샘플링 주파수에서 5.32mW의 전력을 소모한다. 측정된 ENOB는 9.11 비트 이며, DNL과 INL은 각각 +0.60/-0.74 LSB와 +0.69/-0.65 LSB이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.352-353
• /
• 2013

본 연구에서는 12bit 1MSps 연속 근사화 아날로그-디지털 변환기(Analog to Digital Converter : ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 0.18um 1Metal 6Poly CMOS 공정을 이용하였고, Cadence tool을 이용하여 시뮬레이션 및 레이아웃 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 6mW였고, 입력 신호의 주파수가 100kHz 일 때, SNDR은 69.53dB, 유효 비트수는 11.26bit의 결과를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.293-294
• /
• 2014

본 논문에서는 MOS 커패시터를 이용하여 12비트 1MSps 연속 근사화 레지스터 아날로그-디지털 변환기(Successive Approximation Register Analog-to-Digital Converter, SAR ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 매그나칩/SK하이닉스 $0.18{\mu}m$ 공정을 이용하였으며, Cadence Tool을 이용하여 시뮬레이션 및 레이아웃을 하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 3.22mW였고, 유효 비트수는 11.5bit의 결과를 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.1-9
• /
• 2012

A 10-b 500 MS/s A/D converter (ADC) with a hybrid calibration and error correction logic is described. The ADC employs a single-channel cascaded folding-interpolating architecture whose folding rate (FR) is 25 and interpolation rate (IR) is 8. To overcome the disadvantage of an offset error, we propose a hybrid self-calibration circuit at the open-loop amplifier. Further, a novel prevision digital error correction logic (DCL) for the folding ADC is also proposed. The ADC prototype using a 130 nm 1P6M CMOS has a DNL of ${\pm}0.8$ LSB and an INL of ${\pm}1.0$ LSB. The measured SNDR is 52.34-dB and SFDR is 62.04-dBc when the input frequency is 78.15 MHz at 500 MS/s conversion rate. The SNDR of the ADC is 7-dB higher than the same circuit without the proposed calibration. The effective chip area is $1.55mm^2$, and the power dissipates 300 mW including peripheral circuits, at a 1.2/1.5 V power supply.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.395-404
• /
• 2016

A 6-bit 3.4 GS/s flash ADC in a 65 nm CMOS process is reported along with the proposed 4x time-domain interpolation technique which allows the reduction of the number of comparators from the conventional $2^N-1$ to $2^{N-2}$ in a N-bit flash ADC. The proposed scheme effectively achieves a 4x interpolation factor with simple SR-latches without extra clocking and calibration hardware overhead in the interpolated stage where only offset between the $2^{N-2}$ comparators needs to be calibrated. The offset in SR-latches is within ${\pm}0.5$ LSB in the reported ADC under a wide range of process, voltage supply, and temperature (PVT). The design considerations of the proposed technique are detailed in this paper. The prototype achieves 3.4 GS/s with 5.4-bit ENOB at Nyquist and consumes 12.6 mW power at 1 V supply, yielding a Walden FoM of 89 fJ/conversion-step.

• Journal of Plant Biology
• /
• 제39권2호
• /
• pp.107-112
• /
• 1996

To study the compensatory aspect of putrescine biosynthetic enzyme n tobacco suspension cultured cells, we examined the contents of the cellular polyamines and the activities of arginine decarboxylase (ADC, EC 4.1.1.19) and ornithine decarboxylase (ODC, EC 4.1.1.17) in the tobacco suspension cells treated with $\alpha$-difluoromethyl arginine (DFMA) or $\alpha$-difluoromethyl ornithine (DFMO). In the untreated cells, the content of the cellular putrescine was decreased during the first 3 hours and then subsequently increased. However, the content of the cellular spermidine and spermine remained constant during the incubation time. While ADC activity increased after 6 hours, ODC activity decreased following the rapid increase until 6 hours. DFMA induced the decrease in the contents of putrescine and spermidine, and the increase in that of spermine. It also caused the inhibition of ADC and ODC activities throughout the incubation time. DFMO produced the stimulation of ADC activity about 2 times of untreated cells and the decrease in the content of putrescine about 50% of them at 12 hour. The application of putrescine or cycloheximide prevented the increase of ADC activity by DFMO but that of actinomycin-D did not show any detectable effect. The stimulation of ADC activity by DFMO in tobacco suspension cultured cells was probably due to the enhancement of de novo synthesis for ADC protein, which might be regulated in the translation step by the content of the cellular putrescine.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.760-770
• /
• 2016

A 12-bit 750 kS/s Dual-Sampling Successive Approximation Register Analog-to-Digital Converter (SAR ADC) technique with reduced Capacitive DAC (CDAC) is presented in this paper. By adopting the Adaptive Power Control (APC) technique for the two-stage latched type comparator and using bootstrap switch, power consumption can be reduced and overall system efficiency can be optimized. Bootstrapped switches also are used to enhance the sampling linearity at a high input frequency. The proposed SAR ADC reduces the average switching energy compared with conventional SAR ADC by adopting reduced the Most Significant Bit (MSB) cycling step with Dual-Sampling of the analog signal. This technique holds the signal at both comparator input asymmetrically in sample mode. Therefore, the MSB can be calculated without consuming any switching energy. The prototype SAR ADC was implemented in $0.18-{\mu}m$ CMOS technology and occupies $0.728mm^2$. The measurement results show the proposed ADC achieves an Effective Number-of-Bits (ENOB) of 10.73 at a sampling frequency of 750 kS/s and clock frequency of 25 MHz. It consumes only 0.13 mW from a 5.0-V supply and achieves the INL and DNL of +2.78/-2.45 LSB and +0.36/-0.73 LSB respectively, SINAD of 66.35 dB, and a Figures-of-Merit (FoM) of a 102 fJ/conversion-step.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.184-193
• /
• 2012

본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 등화기를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 $0.58{\times}0.42mm^2$의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.

• Journal of Chest Surgery
• /
• 제37권12호
• /
• pp.967-977
• /
• 2004

배경: DNA 메칠화란 유전자의 Promoter에 있는 CpG dinucleotide의 cytosine기에 메칠기가 붙는 현상을 말한다. CpG dinucleotide에 과메틸화가 일어나면 일부 유전자의 발현이 감소되며, 그 반대로 CpG dinucleotide의 메칠화가 억제되면 유전자 발현이 증가된다. DNA 메칠화 억제제인 5-aza-2'- deoxycytidine (ADC)을 폐암세포에 처치했을 때 암항원 유전자의 발현 유무와 이를 위한 최적 조건을 조사하고, 아울러 MHC와 B7의 발현과 세포 성장에 미치는 영향을 조사하여 암치료 백신에 ADC를 임상적으로 이용할 수 있는 지를 연구하였다. 대상 및 방법: 4개의 사람 폐암세포주 (NCIH1703, NCIH522, MRC-5 및 A549)에 ADC를 1 uM 농도로 처치한 후 48시간 뒤에 MAGE family, GAGE, NY-ESO-1, PSMA, CEA 및 SCC항원 유전자에 대한 RT-PCR을 실시하였고, 폐암세포에서 암항원의 발현을 증가시키는 최적의 ADC처치 조건을 규명하기 위하여 ADC농도와 처치 시간을 다양하게 하여 암세포를 자극한 후 암항원 유전자 발현성을 분석하였다. 또한 ADC 처리가 폐암 세포주의 MHC와 B7 발현을 증가시키는 가를 알아보기 위해 1 uM 농도의 ADC를 72시간 처치한 후 FACS 분석을 실시하였고, ADC가 세포성장에 미치는 영향을 알아보기 위하여, ADC를 0.2, 1 및 5 uM 농도로 96시간 처치 후 세포수를 측정하여 상대성장지수를 조사하였다. 결과: 세포주에 따라 차이는 있으나 MAGE, GAGE, NY-ESO-1 및 PSMA의 발현이 유도되었으며, MAGE아형 중에는 MAGE-1, -2, -3, -4, -6으로 나타났다. 그러나 비암항원인 CEA발현은 변화가 없었으며 SCC항원 유전자의 발현은 오히려 ADC처치에 의해 감소되었다. ADC 처치 후 24∼48 시간이 지난 뒤부터 암항원 유전자의 발현이 증가하였으며 ADC처리에 의해 유도된 유전자의 발현성은 ABC처치 후 최소 14일까지 유지되었다. 또 ADC를 0.2, 1, 5 uN 농도로 첨가하여 48시간 배양한 후 암항원 유전자 발현성을 측정한 결과 세포주에 따라 다소 차이는 있으나 대개 0.2 uM농도에서도 유전자 발현이 유도되었으며 1, 5 uM농도에서 매우 강하게 유도되었다. ADC 처리가 페암세포주의 MHC와 B7 발현을 증가시키는가를 알아보기 위해 1 uM 농도의 ADC를 72시간 처치한 후 FACS 분석을 실시한 결과 4개의 페암세포주에서 MHC 및 B7분자의 발현은 유도되지 않았다. 또 ADC농도가 세포성장에 미치는 영향을 알아보기 위하여 ADC를 0.2, 1, 5 uM농도로 96시간 처치 후 세포수를 측정하여 상대성장지수를 알아본 결과 ADC 처치 농도가 증가함에 따라 세포의 성장은 매우 감소하였다. 결론: 폐암세포주에서 ADC처치는 MAGE, GAGE 및 NY-ESO-1과 같은 세포독성 T 림프구 반응을 유도할 수 있는 암항원의 발현을 증가시킬 수 있으며, ADC의 세포독성과 항원 발현 유발시간을 분석할 때 1 uM 농도에서 48시간 처치한 후 ADC가 없는 배지에서 수일간 배양하는 것이 가장 효과적이라고 생각된다. 그러나, ADC를 처치하여도 MHC 및 B7의 발현의 변화는 없었으므로 ADC를 처치한 폐암세포를 암백신으로 사용하기 위해서는 MHC나 B7 및 cytokine의 발현을 증가시키는 추가적인 처치가 필요하다고 생각된다.