• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3162-3164
• /
• 1999

In this paper, a temperature compensating system(TCS) for LPG dispenser has been developed. A TCS includes a processor(80C196) with an AID converter. I/O port(82C55) and 6-digit vacuum fluorescent display. Based on encoding signals from the gas flow meter, different calibration values from each apparatus and temperature compensating values from the temperature sensor, the TCS controls the LPG dispensing quantity with switching on or off the solenoid valves. The temperature compensation is performed with analog-to-digital conversion of the temperature sensor. The resolution of temperature compensation is nearly $0.5^{\circ}C$ using 10-bit ADC. The field test of the TCS shows the exact temperature compensation.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.74-81
• /
• 2007

본 논문에서는, 1.8V 6-bit 1GSPS CMOS A/D 변환기를 제안한다. 제안하는 A/D 변환기는 저 전력소모를 위해 폴딩 구조의 A/D 변환기로 구현되었으며, 특히 전압구동 인터폴레이션 기법을 사용하여 전력소모를 최소화 하였다. 또한 전체 A/D 변환기의 전력소모 감소를 위해 새로운 폴더 감소회로를 제안하여 기존의 폴딩 A/D 변환기에 비해 폴더 및 프리앰프 수를 절반으로 줄였고, 새로운 프리앰프 평균화 기법과 폴딩에 적합한 레이아웃 기법을 제안하여 전체 A/D 변환기의 성능을 향상시켰다. 설계된 A/D 변환기는 1GSPS의 변환속도에서 500MHz의 ERBW를 가지며, 이때의 전력소모는 60mW이였다. 측정결과 INL은 $\pm$0.5 LSB, DNL은 $\pm$0.7 LSB 이내의 정적 특성을 보였으며 Fin=100MHz의 샘플링 300MHz에서 SNR=34.1dB의 동적 특성을 나타내었다. 제안하는 A/D 변환기는 0.18um CMOS공정으로 제작되었으며 ADC 코어의 유효 칩 면적은 $0.27mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 한국식품과학회지
• /
• 제19권2호
• /
• pp.129-133
• /
• 1987

마이크로컴퓨터를 식품가공 공정및 연구에서 자료수집및 제어에 응용하기 위하여 Apple ll 컴퓨터에 접속가능한 접속장치(接續裝置)를 설계 제작하였다. 또한 식품의 여러 공정에 주요한 변수가 되는 온도 및 무게값을 전기적 신호로 감지하는 센서와 A/D변환기(變換器)의 적정 입력전압범위 전환을 위한 증폭회로를 구성하였다. 이들을 연결시켜 필요한 BASIC어(語) 프로그램을 작성하여 식품건조 장치의 온도및 무게값의 측정장치로 활용 가능함을 보였다. 컴퓨터를 응용함으로써 공정자료의 정확성과 신뢰성을 향상시키고 여러가지 공정변수를 다량 수집할 수 있게되고 수집된 많은 자료를 용이하게 저장, 분석할 수 있었다. 본 실험장치에 여러가지 목적에 따라 필요한 측정 센서를 개발하여 부착(附着)함으로 비단 온도와 무게 측정뿐 아니라 제반(諸般)식품(食品)제조 공정과 실험의 자동화에 활용할 수 있는 기초적인 자료를 얻었다.

• 전력전자학회논문지
• /
• 제10권2호
• /
• pp.138-147
• /
• 2005

최근 급속도로 발전된 산업분야에서 요구되는 서보 시스템에서의 빠른 응답특성과 고도의 정밀성을 구현하기 위하여 고속의 연산을 수행할 수 있는 DSP(Digital Signal Processor)의 사용이 필수적이다. 그러나 기존의 DSP는 고속의 연산을 주력으로 전동기 제어에 필요한 PWM 게이팅 발생 장치와 엔코더 입력 장치, ADC(Analog to Digital Converter)등의 주변 장치를 포함하지 않았다. 이러한 추가적인 주변회로로 인한 제어 회로의 복잡성과 보드의 대형화 및 생산단가 상승의 요인으로 작용하였다. 따라서 본 논문에서는 연산 능력이 기존의 DSP에 뒤지지 않으며 전동기 제어 주변회로를 포함하고 있는 TMS320F2812 DSP를 사용하여 현재 산업 현장에서 사용되고 있는 SPMSM 서보 시스템을 제어하여 기존 제어기의 주변회로로 인한 문제점을 해결하고자 한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.274-286
• /
• 2016

This paper presents a 4-channel multi-rate vertical-cavity surface-emitting laser (VCSEL) driver. In order to keep the output power constant with respect to the process, voltage, temperature (PVT) variations, this research proposes automatic power and magnitude. For the fast settling time, the high-speed 10-bit time-interleaved Flash-successive approximation analog to digital converter (Flash-SAR ADC) is proposed and shared for automatic power and magnitude calibration to reduce the die area and power consumption. This chip is fabricated using $0.13-{\mu}m$ CMOS technology and the die area is $4.2mm^2$. The power consumption is 117.84 mW per channel from a 3.3 V supply voltage at 10 Gbps. The measured resolution of bias /modulation current for APC/AMC is 0.015 mA.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.861-862
• /
• 2015

In this paper we present a low area 12-bit SAR ADC (Successive Approximation Register Analog-to-Digital Converter). The proposed circuit is fabricated using Magnachip/SK Hynix 1-Poly 6-Metal $0.18-{\mu}m$ CMOS process, and it is powered by a 1.8-V supply. Total chip area is reduced by replacing the MIM capacitors with MOS capacitors instead of the capacitors consisting of overall part in chip area. The proposed circuit showed improved power dissipation of 1.9mW, and chip area of $0.45mm^2$ as compared to conventional research results at the power supply of 1.8V. The designed circuit also showed high SNDR (Signal-to-Noise Distortion Ratio) of 70.51dB, and excellent effective number of bits of 11.4bits.

• ETRI Journal
• /
• 제32권2호
• /
• pp.214-221
• /
• 2010

Radio frequency (RF) subsampling can be used by radio receivers to directly down-convert and digitize RF signals. A goal of a cognitive radio/software defined ratio (CR/SDR) receiver design is to place the analog-to-digital converter (ADC) as near the antenna as possible. Based on this, a band-pass sampling (BPS) frontend for CR/SDR is proposed and verified. We present a receiver architecture based second-order BPS and signal processing techniques for a digital RF frontend. This paper is focused on the benefits of the second-order BPS architecture in spectrum sensing over a wide frequency band range and in multiband receiving without modification of the RF hardware. Methods to manipulate the spectra are described, and reconstruction filter designs are provided. On the basis of this concept, second-order BPS frontends for CR/SDR systems are designed and verified using a hardware platform.

• 한국항행학회논문지
• /
• 제23권2호
• /
• pp.97-103
• /
• 2019

본 논문에서는 페이딩(fading)에 의한 영향이 적은 실시간 목표물 변경이 가능한 유도무기에 적용할 수 있는 수신 모뎀을 설계 및 제작하는데 목적이 있다. 설계된 모뎀은 동기 검출기 (sync detector), 타이밍 추정부 (timing estimator), 타이밍 복원부 (timing recovery), 차동 복호기(differential decoder) 와 비터비 복호기 (viterbi decoder)로 구성되며, 이를 FPGA (field programmable gate array)로 구현하여 요구 사항에 맞춰 재설계 및 수정이 유연하도록 구현하였다. 제작된 모뎀 보드는 중간 주파수 (IF; intermediate frequency)에서 기저대역으로 직접 변환하였으며, ADC (analog to digital converter)를 통하여 디지털 데이터로 변환하였다. 모의실험과 측정 및 시험을 수행하여, 실시간 목표물 변경이 가능한 유도무기에 적용 가능하다는 것을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.78-84
• /
• 2012

본 논문에서는 밀리미터파 탐색기에 사용되는 Ka-대역 수신기 모듈 설계 및 제작 기법을 제시하였다. 수신기 모듈은 안테나 연결을 위한 도파관, 순환기(Circulator) 및 모드 변환기, 수신기 보호를 위한 리미터 및 이득 제어 증폭기를 포함한다. 또한 모노 펄스 수신을 위한 합, 고각 및 방위각 채널로 구성되며 재밍 신호 확인을 위한 SLB(Sidelobe Blankin) 채널로 구성된다. 본 논문에서는 ADC(Analog to Digital Converter)의 비선형 특성에 따른 수신기 이득 및 이득 제어 범위를 분석하고, 넓은 수신기 동작 영역을 가지도록 설계되었다. 제작된 Ka-대역 수신기 측정 결과, 주파수 대역은 1 GHz, 잡음 지수는 8.2 dB 이하, 이득은 $56{\pm}2dB$, 동적 영역은 135 dB, 이득 제어 86 dB 이상, 채널간 격리도 35 dB 이상이다.