• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.547-554
• /
• 2008

본 논문에서는 2단 파이프라인 구조의 부동 소수점 승산기 회로를 설계하였다. 부동 소수점 승산기는 3차원 그래픽 API인 OpenGL과 Direct3D를 위한 단일 정밀도 곱셈 연산을 지원하며, 포화 연산, 면적 효율적인 점착(sticky) 비트 발생기 및 플래그 프리픽스 가산기를 결합하여, 면적 효율적이며 적은 파이프라인 지연 구조를 갖는다. 설계된 회로는 $0.13{\mu}m$ CMOS 표준 셀을 사용하여 합성 한 결과 약 4-ns의 지연시 간을 갖고 있으며, 약 7,500개로 구성된다. 설계된 부동 소수점 승산기의 최대 연산 성능은 약 250 MFLOPS이므로, 3차원 모바일 그래픽 분야에 효율적으로 적용 가능하다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2003년도 정기총회 및 학술대회
• /
• pp.69-72
• /
• 2003

This paper presents a signal processing IC for digital HDTV, which is designed to operate in bunt-in HDW or in HD-set-top Box. The chip supports de-multiplexing an ISO/IEC 13818-1 MPEG-2 TS stream. It decodes MPEG-2 MP@HL video bitstream, and provides high-quality scaled video for display on HDTV monitor. The chip consists of ARM7TDMI for TS-Demux, PCI interface, Audio interface, MPEG2 MP@HL video decoder Display processor, Graphic processor, Memory controller, Audio int3face, Smart Card interface and UART. It is fabricated using Sam sung's 0.18-um and the package of 492-pin BGA is used.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.20-25
• /
• 2009

본 논문에서는 모바일 환경 기반의 3차원 그래픽 연산을 위한 조명처리 엔진 및 쉐이더 프로세서에 사용 가능한 제곱근과 역제곱근 연산기의 구조를 제안한다. 제안하는 구조는 Taylor 전개식을 기반으로 하여 참조 테이블 및 보정 유닛으로 구성되어 있어 참조 테이블의 크기를 줄였다. 연산 결과는 IEEE-754 표준의 단정도 32 bit 부동소수점 형식과 모바일 환경을 위하여 이를 축소한 24 bit 부동소수점 형식에 대해 OpenGL 1.x ES 에서 요구하는 $10^{-5}$의 정확도를 거의 만족한다. 제안된 구조에 따라 설계된 제곱근 및 역제곱근 연산기는 Verilog-HDL을 사용하여 설계되었으며 파라미터 변경을 통하여 24 bit와 32 bit 연산이 가능하도록 합성이 가능하고 1사이클의 잠복기를 갖는다. 설계된 연산기들의 동작은 FPGA를 이용한 검증시스템을 통하여 검증하였다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제52권3호
• /
• pp.124-132
• /
• 2003

The goal of this paper is to propose a virtual instrumentation system based on three dimensional current coordinates for monitoring power quality A developed system with various experimental graphic screens and numerical results is made up 586-PC and DSP(digital signal processor) board, power quality analyzing and evaluating software for windows. Power parameters are analyzed using correlation signal processing techniques based on the correlation between voltage and current waveforms. Analysis. results are visualized by 3-D current coordinates, and it Is compared and evaluated with conventional time / frequency domain. To verify the validity of the proposed system, power and harmonic parameters of single phase induction motor drives is analyzed and verified.

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.305-316
• /
• 2006

현재의 거의 대부분의 3차원 그래픽 프로세서는 한 개의 삼각형을 빠르게 처리하는 구조로 되어 있으며, 향후 여러 개의 삼각형을 병렬적으로 처리할 수 있는 프로세서가 등장할 것으로 예상된다. 고성능으로 삼각형을 처리하기 위해서는 각 래스터라이저마다 고유한 픽셀 캐시를 가져야 한다. 그런데, 병렬로 처리되는 경우 각각의 프로세서와 프레임 메모리 간에 일관성 문제가 발생할 수 있다. 본 논문에서는 각각의 그래픽 가속기에 픽셀 캐시를 사용가능 하게 하면서 성능을 증가시키고 일관성 문제를 해결하는 병렬 렌더링 프로세서를 제안한다. 제안하는 구조에서는 픽셀 캐시 미스에 의한 지연(latency)을 감소시켰다. 이러한 2가지 성과를 위하여 현재의 새로운 픽셀 캐시 구조에 효과적인 메모리 구조를 포함시켰다. 실험 결과는 제안하는 구조가 16개 이상의 래스터라이저에서 거의 선형적으로 속도 향상을 가져옴을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.190-197
• /
• 2002

The goal of this paper is to propose a virtual instrumentation system based on three dimensional current coordinates for monitoring power quality. A developed system with various experimental graphic screens and numerical results is made up 586-PC and DSP(digital signal processor) board, power quality analyzing and evaluating software for windows. Power parameters are analyzed using correlation signal processing techniques based on the correlation between voltage and current waveforms. Analysis results are visualized by 3-D current coordinates, and it is compared and evaluated with conventional time/frequency domain. To verify the validity of the proposed system, power and harmonic parameters of single phase induction motor drive system is analyzed and verified.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.89-96
• /
• 2013

컴퓨터의 그래픽 연산장치인 GPU는 그래픽 데이터의 연산뿐만 아니라 일반시스템 데이터를 처리할 수 있도록 발전되었으며, 3D 그래픽 관련 알고리즘이나 병렬 실행이 가능한 코드에 대해서는 CPU 보다 우수한 성능을 보여주고 있다. CPU 기반으로 제작된 일반적인 알고리즘을 GPU에서 실행하기 위해서는, GPU 시스템의 아키텍처를 이해하고 병렬처리 능력과 새로운 메모리 구조를 고려하여 코드를 재작성하여야 한다. 이를 위해서는 알고리즘을 성능 예측 모델에 적용하여 GPU 시스템에서 예상되는 성능 예측이 필수적이다. 이를 통해 GPU 기반 어플리케이션 개발에서 발생할 수 있는 문제점들을 사전에 예측하고, 성능에 대한 평가 지표를 구성할 수 있다. 본 논문에서는 AES 암호화 알고리즘에 성능예측 모델을 적용하여 작업량이 많은 조건하에서 높은 정확도로 성능 예측을 수행하였다.

• 한국의학물리학회지:의학물리
• /
• 제3권1호
• /
• pp.71-78
• /
• 1992

생체신호 측정 및 처리에 있어서 GUI(graphic user interface)를 도입, 개인용 컴퓨터에서 실현가능한 신호처리 시스템을 구현하였다. 전치증폭장치에서 입력된 신호를 A/D converter로 처리, RS-232C 통신방식으로 개인용 컴퓨터에 전송 저장한 후, 이를 Windows환경에서 사용할 수 있도록 Visual basic으로 programming하였으며, DPS(digital signal processing)루틴에서 digital filtering, FFT처리 등의 신호처리 및 신호해석을 위한 연산과정을 실행하여 화면과 프린트로 출력 되도록 하였다. 본 연구를 통해서 일예로 heart-rate variability에 적용하였으며, 전치증폭회로 및 시스템 설계에 요구되는 하드웨어와 소프트웨어를 소개하고, 그 출력형태를 나타내었다 이러한 방식은 임상분야에서 개인용 컴퓨터를 이용하여 손쉽게 데이타를 입출력 하므로서 동물실험이나 실제 임상에 적용할 수 있으며, 이러한 시스템의 폭넓고 유용한 활용을 위해서는 신호모델에 대한 최적화 계수 추출, 잡음제거, 해석 및 처리결과를 위한 데이타를 가공하는 연산 소프트웨어 개발의 지속적 연구가 필요할 것으로 보인다.

• 대한임베디드공학회논문지
• /
• 제9권1호
• /
• pp.17-24
• /
• 2014

In this paper, we implement and evaluate the performance of a vector-based rasterization algorithm for 3D graphics by using a SIMD (single instruction multiple data) many-core processor architecture. In addition, we evaluate the impact of a data-per-processing elements (DPE) ratio that is defined as the amount of data directly mapped to each processing element (PE) within many-core in terms of performance, energy efficiency, and area efficiency. For the experiment, we utilize seven different PE configurations by varying the DPE ratio (or the number PEs), which are implemented in the same 130 nm CMOS technology with a 500 MHz clock frequency. Experimental results indicate that the optimal PE configuration is achieved as the DPE ratio is in the range from 16,384 to 256 (or the number of PEs is in the range from 16 and 1,024), which meets the requirements of mobile devices in terms of the optimal performance and efficiency.

• 대한전자공학회논문지
• /
• 제26권1호
• /
• pp.113-121
• /
• 1989

한국과학기술원의 설계자동화연구실에서 IBM PC/AT 상에서 동작하도록 제작한 그래픽스 보드 "K"를 구동시키기 위하여 소프트웨어 인터페이스인 CGI-K를 TI사에서 제공한 C언어와 어셈블리 언어를 이용하여 작성하였다. CGI-K를 구성하는 디바이스 드라이버 루틴과 네모, 원, 현 및 호와 같은 그래픽스 프리미티브를 만드는 알고리듬을 제안하였으며, CGI-K는 EGA(enhanced graphics adapter)의 CGI보다 3배에서 10배 정도 빠른 속도를 갖는 것을 보였다. CGI-K를 이용하여 2차원 그래픽스 에디터인 GRIM과 3차원 모델링 프로그램인 IPCHE를 만들었으며, GRIM은 그래픽스 프리미티브를 이용하여 원하는 그림을 그릴 수 있도록 하였으며 IPCHE는 3차원 물체의 데이타를 받아들여 보이지 않는 면을 제거하고 명암과 원근 효과를 갖는 3차원 물체를 화면상에 그려 준다.