• Title/Summary/Keyword: 3차원 패키징

Search Result 26, Processing Time 0.019 seconds

High Density Stacking Process and Reliability of Electronic Packaging (전자 패키징의 고밀도 실장프로세스와 신뢰성)

  • Shin, Young-Eui;Kim, Jong-Min;Kim, Young-Tark;Kim, Joo-Seok
    • Journal of Welding and Joining
    • /
    • v.24 no.2
    • /
    • pp.10-16
    • /
    • 2006
  • 본 논문에서는 전자 패키징의 고밀도 실장 프로세스와 관련하여 많은 연구와 개발이 이루어지고 있는 무연 솔더의 양산적용시의 문제점 침 도전성 접착제 및 3차원 패키징 기술과 신뢰성 평가방법 등을 개략적으로 소개하였다. 현재 국제적 규약에 의한 무연 솔더의 사용이 의무화되어 가고, 이에 따라 기존 솔더의 전기적 접속성, 열 도전성, 접합성 등의 특성을 확보하기 위한 새로운 재료 및 공정에 대한 연구 및 개발이 필요한 시점이다. 또한 기존의 접합 방법에서의 고집적화 및 미세 피치의 한계를 넘기 위한 3차원 패키징 기술 등이 시도되고 있다. 따라서 신소재 개발 및 공정 변화에 맞는 새로운 신뢰성 평가 방법의 도출도 필요하다. 아울러 국내 대학 및 관련 연구소에서도 국제 경쟁력을 향상시키고 차세대 첨단 산업 분야의 신기술을 확보하고 이를 선도하기 위한 체계적인 연구 활동이 요구된다.

Scallop-free TSV, Copper Pillar and Hybrid Bonding for 3D Packaging (3D 패키징을 위한 Scallop-free TSV와 Cu Pillar 및 하이브리드 본딩)

  • Jang, Ye Jin;Jung, Jae Pil
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.29 no.4
    • /
    • pp.1-8
    • /
    • 2022
  • High-density packaging technologies, including Through-Si-Via (TSV) technologies, are considered important in many fields such as IoT (internet of things), 6G/5G (generation) communication, and high-performance computing (HPC). Achieving high integration in two dimensional packaging has confronted with physical limitations, and hence various studies have been performed for the three-dimensional (3D) packaging technologies. In this review, we described about the causes and effects of scallop formation in TSV, the scallop-free etching technique for creating smooth sidewalls, Cu pillar and Cu-SiO2 hybrid bonding in TSV. These technologies are expected to have effects on the formation of high-quality TSVs and the development of 3D packaging technologies.

Design of RFID Packaging for Construction Materials (건축자재용 RFID 패키징 설계)

  • Shin, Jae-Hui;Hwang, Suk-Seung
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.8 no.6
    • /
    • pp.923-931
    • /
    • 2013
  • RFID (Radio Frequency Identification), which is a kind of the electronic tag, is a wireless access device using the radio frequency for recognizing the ID information. It has a variety of application such as the bus card, gate access card, distribution industry, and management of construction materials. The performance and size of RFID depend on the penetrability, recognition ratio, memory size, multi tag recognition, external pollution dust, and exterior impact, and RFID requires the packaging to protect itself considered above factors. Recently, RFID is diversely employed to effectively manage construction materials and the RFID packaging, which is robust to the external impact, is required to attach RFID on construction materials. In this paper, we propose the construction material RFID packaging designed to be robust for the external impact and to be practicable for change of the broken RFID. For the change of RFID, we separate the cast and body of the packaging. Also, we present the detail drawing for the proposed construction material RFID packaging and implement the performance evaluation of the packaging manufactured using 3D printer.

Development of hyperspectral image-based detection module for internal defect inspection of 3D-IC semiconductor module (3D-IC 반도체 모듈의 내부결함 검사를 위한 초분광 영상기반 검출모듈 개발)

  • Hong, Suk-Ju;Lee, Ah-Yeong;Kim, Ghiseok
    • Proceedings of the Korean Society for Agricultural Machinery Conference
    • /
    • 2017.04a
    • /
    • pp.146-146
    • /
    • 2017
  • 현대의 스마트폰 및 태블릿pc등을 가능하게 만든 집적 기술 중의 하나는 3차원 집적 회로(3D-IC)와 같은 패키징 기술이다. 이러한 첨단 3차원 집적 기술은 메모리집적을 통한 대용량 메모리 모듈 개발뿐만 아니라, 메모리와 프로세서의 집적, high-end FPGA, Back side imaging (BSI) 센서 모듈, MEMS 센서와 ASIC 집적, High Bright (HB) LED 모듈 등에 적용되고 있다. 3D-IC의 3차원 모듈 제작 시에는 기존에 발생하지 않았던 여러 가지 파괴 모드들이 발생하고 있는데 Thermal/Photonic Emission 장비 등 기존의 2차원 결함분리 (Fault Isolation) 기술로는 첨단의 3차원 적층 제품들에서 발생하는 불량을 비파괴적으로 혹은 3차원적으로 분리하는 것이 불가능하므로, 비파괴 3차원 결함 분리 기술은 향후 선행 제품 적기 개발에 매우 필수적인 기술이다. 본 연구는 3D-IC 반도체의 비파괴적 내부결함 검사를 위하여 가시광선-근적외선 대역(351nm~1770nm)의 InGaAs (Indium Galium Arsenide) 계열 영상검출기 (imaging detector)를 사용하여 분광 시스템 광학 설계를 통한 초분광 영상 기반 검출 모듈을 제작하였다. 제작된 초분광 영상 기반 검출 모듈을 이용하여 구리 회로 위에 실리콘 웨이퍼가 3단 적층 된 반도체 더미 샘플의 초분광 영상을 촬영하였으며, 촬영된 초분광 영상에 대하여 Chemometrics model 기반의 분석기술을 적용하여 실리콘 웨이퍼 내부의 집적 구조에 대한 검사가 가능함을 확인하였다.

  • PDF

Micro-bump Joining Technology for 3 Dimensional Chip Stacking (반도체 3차원 칩 적층을 위한 미세 범프 조이닝 기술)

  • Ko, Young-Ki;Ko, Yong-Ho;Lee, Chang-Woo
    • Journal of the Korean Society for Precision Engineering
    • /
    • v.31 no.10
    • /
    • pp.865-871
    • /
    • 2014
  • Paradigm shift to 3-D chip stacking in electronic packaging has induced a lot of integration challenges due to the reduction in wafer thickness and pitch size. This study presents a hybrid bonding technology by self-alignment effect in order to improve the flip chip bonding accuracy with ultra-thin wafer. Optimization of Cu pillar bump formation and evaluation of various factors on self-alignment effect was performed. As a result, highly-improved bonding accuracy of thin wafer with a $50{\mu}m$ of thickness was achieved without solder bridging or bump misalignment by applying reflow process after thermo-compression bonding process. Reflow process caused the inherently-misaligned micro-bump to be aligned due to the interface tension between Si die and solder bump. Control of solder bump volume with respect to the chip dimension was the critical factor for self-alignment effect. This study indicated that bump design for 3D packaging could be tuned for the improvement of micro-bonding quality.