• 마이크로전자및패키징학회지
• /
• 제8권4호
• /
• pp.59-65
• /
• 2001

경화 전 상온 보관성이 우수하며 넓은 면적에 균일한 두께와 균일한 유전특성의 커패시터를 쉽게 형성할 수 있는 epoxy/$BaTiO_3$composite커패시터 필름을 제조하였다. 이 필름은 필름 형성특성과 가공성, 그리고 상온 보관성이 우수한 에폭시계 이방성 전도 필름(Anisotropic Conductive Film: ACF)용으로 개발된 레진을 기본으로 하고, 유전상수를 높이기 위한 충진제로 2종류의 $BaTiO_3$분말을 사용하였다. X선 회절을 통하여 두 분말의 결정구조와 이에 따른 유전상수의 변화를 살펴보았으며, 점포 측정을 통해 분산제의 양을 정하였다. 필름의 경화온도와 적정한 경화제의 양을 결정해주기 위해 differential scanning calorimeter (DSC)와 커패시터의 특성 분석을 통해 경화제 양에 따른 필름 및 커패시터 특성에 미치는 영향을 살펴보았다. 이 필름을 이용하여 두께 7 $\mu\textrm{m}$에서 10 nF/$\textrm{cm}^2$ (이때의 유전상수는 80)의 높은 전기용량을 가진 우수한 커패시터를 성공적으로 제작하였다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.14-21
• /
• 2009

본 논문에서는 7개의 MMIC 전력증폭기 칩과 박막기판을 결합하여 MIC 모듈을 구성함으로써 Ka-대역 중심주파수 영역에서 10 W 이상의 출력전력을 가지는 펄스모드 전력증폭기 모듈을 설계하고 제작하였다. 전력증폭기 모듈의 제작에는 밀리미터파 대역에 적합한 수정된 형태의 윌킨슨 전력분배기/합성기와 모듈의 조림과정에서 공진을 억제하고 작은 삽입손실 특성을 보이는 CBFGCPW-Microstrip 천이구조를 활용하였다. 전력용 MMIC 바이어스 회로에 사용된 큰 값의 바이패스 캐패시터에 의해 발생되는 펄스모드 출력전력의 감소를 개선하고자 TTL 펄스 타이밍 제어 기법을 제안하였다. 제안된 방법을 10 kHz, $5\;{\mu}sec$ 펄스모드로 동작하는 전력증폭기 모듈에 적용한 결과 펄스모드 동작시간을 200 nsec 이상 개선할 수 있었고 0.62 W의 출력전력을 향상시킬 수 있었다. 구현된 전력증폭기 모듈은 59.5 dB의 전력이득과 11.89 W의 출력전력을 보여주었다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.28-33
• /
• 2008

본 논문에서는 클록 손실 측정 기법을 이용한 디지털 디스플레이 인터페이스(Digital Display Interface: DDI)용 이퀄라이저를 제안한다. 제안하는 클록 손실 측정 기법은 최저 전압 유지 회로를 사용하여서 채널의 손실 정보를 추출한다. 추출된 손실 정보는 이퀄라이저 필터에 인가되며, 시스템의 안정도를 증가시키기 위해 제안된 이퀄라이저는 피드포워드 구조(Feedforward Loop)로 구현된다. 제안된 이퀄라이저는 0.18um CMOS 공정으로 제작되었으며, 실험 결과 채널 손실이 -33dB인 경우에 1.65Gbps의 신호들이 최소 0.7UI의 Eye Width를 가지게 된다. 또한 최대 10mW 이하의 전력을 소모하며, $0.127mm^2$ 의 유효면적을 차지한다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.636-645
• /
• 2015

본 논문에서는 실제 양산되는 디지털 전자제품에서 발생한 고조파 신호의 이상 현상 사례를 소개하고, 실용화에 효과적인 해결방안을 제시한다. 일반적인 디지털 신호의 고조파 잡음수준은 5차 이상부터 40 (dB/decade)의 기울기로 감소하므로 5차 이상의 고조파는 대부분의 회로설계에서 무시되어 왔다. 하지만 특정 형상의 PCB 혹은 기구에서는 10차 이상의 고조파도 높은 수준의 전달과 방사가 발생함을 측정을 통하여 확인하였다. 공간적 설계 제한이 존재하는 상용제품에서 커패시터를 주기적으로 배치한 저역통과 여파기 구조를 제안하였고, 측정을 통하여 그 효과를 검증하였다. 제안된 방법은 고조파 잡음수준의 지속적인 증가와 실용제품들의 공간적 제약을 모두 해결할 수 있어서 향후 다양한 디지털기기에 활용될 것으로 기대한다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 한국전자파학회논문지
• /
• 제25권7호
• /
• pp.791-794
• /
• 2014

본 논문에서는 65-nm CMOS 공정을 이용하여 300 GHz 주파수 대역의 영상 검출기를 제작하고, 이에 기반하여 영상을 획득하였다. 검출기 회로 구조는 square-law 동작에 기초를 두고 있다. 제작된 검출기는 285 GHz에서 2,270 V/W의 최대 반응도(responsivity)와 $38pW/Hz^{1/2}$의 최소 NEP(Noise Equivalent Power)를 보였으며, 250~305 GHz의 범위에서 NEP< ${\sim}200pW/Hz^{1/2}$를 보였다. 측정용 패드와 밸룬(Balun)을 포함한 제작된 칩의 크기는 $400{\mu}m{\times}450{\mu}m$이며, 측정용 요소들을 제외한 주요 칩의 크기는 $150{\mu}m{\times}100{\mu}m$이다.

• 조명전기설비학회논문지
• /
• 제19권1호
• /
• pp.101-108
• /
• 2005

도로에 설치된 가로등설비는 감전위험성에 노출된 취약한 구조로 급격한 호우로 인한 침수발생으로 매년 감전사고자가 다수 발생하고 있는 실정이다. 이에 가로등설비에서의 감전사고를 방지하기 위해, 실제 주요간선 도로 현장에서의 조사가 수행되었다. 가로등 분전함의 회로구성, 배선방법, 접지도체, 등주 등에 대해 실태조사가 실시되었고 관련 규정의 분석 및 문제점이 제시되었다. 또한 국내${\cdot}$외 가로등설비의 실태조사를 통해 비교 및 분석되었고, 이를 토대로 관련 규격이 개정되었다. 현장실태조사 및 관련규정의 분석을 통해, 주요간선 도로에 설치된 가로등설비에서의 감전사고에 대한 효과적인 예방대책을 확립하는데 실질적 자료를 제시하고자 한다. 향후 분석 자료는 가로등설비 뿐만 아니라 도로상의 다른 전기설비의 안정화 및 전기재해를 감소시키는데 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제8권1호
• /
• pp.170-178
• /
• 2004

본 논문에서는 Modified Euclid 알고리즘을 이용하여 고속의 Reed-Solomon 복호기를 설계하였다. Reed-Solomon 부호의 복호 알고리즘은 오증을 계산하고, 에러 위치 다항식을 구한 후, 에러를 판단하여, 에러 크기 값을 구하는 4단계로 이루어지는데, 본 논문에서는 복호기의 속도를 증가시키고 Latency를 줄이기 위하여 병렬구조의 신드롬 생성기와 빠른 클록 속도의 Modified Euclid 알고리즘 블록을 사용하였으며, Chien Search 블록에서는 에러 위치 다항식을 짝수항과 홀수항으로 나누어 설계하였다. 먼저, 알고리즘과 회로의 동작을 확인하기 위해 C++로 프로그램을 작성하여 검증을 한 후, 이를 바탕으로 Verilog로 하드웨어를 기술하였다. 또한, 각 블록에 대한 로직 시뮬레이션을 거친 후, $.25{\mu}m$ CMOS 라이브러리를 이용하여 Synopsys사의 합성 툴로 합성을 하고, 최종적으로 후반부 설계인 레이아웃을 시행하였다. 본 논문의 칩은 최대 동작 주파수가 250MHz로서 최대 데이터 전송률은 1Gbps이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.259-262
• /
• 2012

본 논문에서는 125 MHz 동작 주파수에서 64개 위상의 클럭을 출력하는 지연 고정 루프 (DLL: delay-locked loop)을 제안한다. 제안된 다중 지연 고정 루프는 delay line의 선형성을 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. CMOS multiplexer와 inverter-based interpolator를 이용하여 $4{\times}8$ matrix 기반의 delay line에서 출력된 32개 위상의 클럭으로부터 64개 위상의 클럭을 생성한다. 또한 DLL에서 harmonic lock을 방지하기 위해 클럭의 duty cycle ratio에 무관한 initial phase locking을 위한 회로가 제안된다. 제안된 지연 고정 루프는 1.8 V의 공급전압을 이용하는 $0.18-{\mu}m$ CMOS 공정에서 설계된다. 시뮬레이션된 DLL은 40 MHz에서 200 MHz의 동작 주파수 범위를 가진다. 125 MHz 동작 주파수에서 최악의 위상 오차와 jitter는 각각 +11/-12 ps와 6.58 ps이다.

• 전력전자학회논문지
• /
• 제13권6호
• /
• pp.439-446
• /
• 2008

다양한 기능을 동시에 구현하는 최근의 전자제품을 위한 전력 시스템은 다양한 종류의 전원을 구비해야 하며, 고효율 저가격 특성이 필수적이다. 이를 위해 본 논문은 단일 변압기를 이용한 중용량급의 고효율 저가격형 다중출력 LLC 공진형 컨버터를 제안한다. 제안된 컨버터는 단일 변압기를 이용하고, 요구되는 출력 당 고가의 DC/DC 컨버터의 추가 없이 1 개의 보조 스위치만으로 구현되므로 구조가 간단하고 저가격화 및 효율 개선에 유리하다. 또한 제안된 회로의 모든 전력 스위치들은 ZVS 또는 ZCS가 가능하므로 EMI 특성이 우수하며 스위칭 손실을 최소화 할 수 있다. 최종적으로 제안된 컨버터 및 전원시스템의 우수성과 이론적 분석의 타당성 검증을 위해 42" FHD급 PDP용 전원회로를 위한 시작품을 제작하여 고찰된 실험결과를 제시한다.