• Journal of Platform Technology
• /
• 제12권2호
• /
• pp.34-44
• /
• 2024

본 논문은 모바일 장치에 장착된 충전식 배터리의 사용 시간을 연장하기 위하여 모바일 장치에서 전력 소모 비율을 가장 많이 차지하는 센싱 시스템의 전력 소모를 최소화하는 동적 클럭 공급 제어 알고리즘과 시스템 부하 전력 안정화 알고리즘을 제안하였다. 동적 클럭 공급 제어알고리즘은 센싱 시스템의 전력을 차단할 수 있도록 회로를 구성하여 센싱하지 않는 시간에는 전력을 차단하고 센서 변화율이 낮은 상태를 인지하여 측정 주기를 조정하는 방법으로 센싱 시스템에 소모되는 전력을 감소시킬 수 있다. 시스템 부하 전력 안정화 알고리즘은 전력 소모 상태에 따라 주변 모듈의 전력을 제어하는 알고리즘으로 많은 전력을 요구하는 상황일 경우 클럭 공급을 제어하여 동작 안정화 작업을 수행한다. 실험 결과, 동적 클럭 공급 제어 알고리즘만을 적용하는 경우 센싱 시스템에서 소모되는 전력을 17% 감소시키는 효과를 확인하였고, 시스템 부하 전력 안정화 알고리즘만을 적용하는 경우 9.3%의 전력 소모를 감소시켜 영상 처리와 같은 많은 전력을 요구하는 상황에서 안정적으로 동작할 수 있었다. 두 가지 알고리즘을 모두 적용하는 경우 배터리의 전력 소모가 알고리즘을 적용하기 전보다 67% 감소하였다. 이를 통해 제안한 방법의 신뢰성을 확인하였다.

• 한국전자통신학회논문지
• /
• 제10권8호
• /
• pp.883-890
• /
• 2015

반도체 공정 기술의 발전으로 하나의 칩에 많은 코어가 포함되고 있으며, 전력이나 클럭 스큐 문제들을 해결하기 위한 방안으로 다른 주파수나 위상차를 가지고 있는 여러 개의 클럭을 사용하는 GALS 기법이 사용되고 있다. GALS에서는 송수신부 사이에서 동기화 문제를 해결하기 위하여 동기회로가 사용된다. 본 논문에서는 180nm CMOS 공정 파라미터를 사용하여 온도, 전원전압, 트랜지스터의 크기에 따라 동기회로 설계에 필요한 DFF의 준비시간(setup time)과 유지시간(hold time)를 측정하였다. HSPICE의 이분법을 이용한 모의실험 결과에서 준비시간과 유지시간의 크기는 전원 전압의 크기에 반비례하고, 온도에 비례하였다. 그리고 유지시간은 음의 값으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.42-50
• /
• 2003

본 논문에서는 시스템의 클럭을 안정적으로 공급하는 집적화 한 내장형 RC oscillator의 구현에 관한 논문이다. 기존의 RC oscillator는 온도에 따라 주파수변화가 약 15%정도 변화가 있는데 이는 온도에 따른 저항값의 변화와 schmit trigger의 기준전압이 온도에 따라 변화하기 때문이다. 본 연구에서는 온도에 따른 주파수 변화를 최소화하는 방법으로 CMOS bandgap과 온도에 따른 전류의 변화를 이용하였다. CMOS bandgap으로 기준 전압을 얻고 온도에 따라 증가하는 전류원과 온도에 따라 감소 하는 전류원을 서로 합하면 온도에 따라 일정한 전류를 얻어 주파수의 변화를 약 3%이내로 유지하는 회로를 제안한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1251-1252
• /
• 2015

본 논문에서는 자기 공명 방식 무선전력전송시스템의 전자파 노이즈 원을 분석하기 위해서 근역장 측정 시스템을 이용하여 PCB 회로에 분포하는 근역장 분포를 측정하였다. 측정된 시료는 6.78 MHz를 사용하는 시스템으로 자기 공명 방식으로 에너지를 전송하고 있다. 주 전자파 노이즈 원으로 6.78 MHz의 공진 주파수의 고조파와 시스템에 안정적인 전압을 공급하기 위해 사용되는 레귤레이터의 내부 클럭 신호의 고조파가 많이 발생하고 있다. 이들 고조파 성분은 전 대역의 주파수 영역에 넓게 분포하는 것으로 나타났다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
• /
• pp.659-661
• /
• 1998

기존의 평판 디스플레이 비디오 신호 전송 방식은 그래픽 어댑터에 저장된 비디오 데이터를 DA컨버터를 통해 아날로그 신호를 전송한 다음 평판 디스플레이 패널에서 다시 AD 컨버터를 이용해 디지털 신호로 복원한 다음 평판 디스플레이용 컨트롤에 입력되었다. 아날로그 신호를 보내는 것은 AD/DA 컨버터를 이중으로 사용할 뿐 아니라, 연결선을 길게 하는 것이 어렵고 노이즈로 인해 데이터의 수치가 변할 우려가 있다. 패널의 고면적화와 고해상도의 기술 발달로 SXGA급 및 UXGA급 신호에서는 높은 클럭 주파수와 긴 연결선에서도 안정된 신호 전송을 할 수 있는 VESA FPDi 규격에 맞는 인터페이스는 노이즈에 강하고 전자파 발생 억제 및 저전력으로 동작을 한다. 본 논문에서는 인터페이스 신호 전송 방법을 연구하여 신호의 변화를 줄여서 전자파 발생 억제 및 저전력에 도움을 주는 비디오 신호 엔코딩 알고리즘을 제안하였다.

• 한국전자파학회논문지
• /
• 제9권1호
• /
• pp.98-107
• /
• 1998

FM-DS /SS 시스댐 구현을 위하여, 주입되는 신호에 동기하는 주입형 SO (Synchronous Oscillator)에 대하 여 해석하였다. 송신부에서는 FM의 RF 출력 신호와 DS /SS(Direct Sequence /Spread Spectrum)을 이용하 여 FM-DS /SS 변조 방식을 채택하였으며, 수신부에서는,SO를 수신부의 PN(Pusudo Noise) 클럭 동기를 위한 슬라이딩 상관기로 사용하여 FM-DS/SS의 복조를 위한 동기부로 이용하였다. 그 결과 수신주파수가 도플러와 같은 현상에서도 안정된 동기성능을 유지하였으며, FM-DS /SS의 시스템에 적용하여 PN 동기 및 동기 특성 을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.43-52
• /
• 2005

프리스케일러는 PLL(Phase Locked Loop)의 동작속도를 결정하는 중요한 부분으로서 저전력의 요구조건 또한 만족해야 한다. 따라서 프리스케일러에 적용되는 TSPC(True single pulse clocked) D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플런플롭은 출력단의 글리치(glitch) 문제와 클럭의 프리차지(precharge)구간에서 내부노드의 불필요한 방전으로 인한 소비전력이 증가하는 단점이 있다. 본 논문에서는 프리차지와 방전을 위한 클럭 트랜지스터 패스를 공유함으로서 클럭 트랜지스터의 수를 감소시켰고, 입력 단에 PMOS 트랜지스터를 추가하여 프리차지 구간동안의 불필요한 방전을 차단함으로서 소비전력을 최소화하였다. 또한 출력 단에 mos 트랜지스터를 추가함으로서 글리치 문제를 제거했고, 안정적인 동작을 하는 TSPC D-플립플롭을 제안하였다. 제안된 D-플립플롭을 프리스케일러에 적용시켜 검증한 결과 3.3V에서의 최대동작주파수는 2.92GHz, 소비전력은 10.61mw로 기존의 회로$^[6]$와 비교하였을 때 PDP(Power-Delay-Product) 측면에서 $45.4\%$의 개선된 결과를 얻었다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.

• 융합보안논문지
• /
• 제5권3호
• /
• pp.23-32
• /
• 2005

본 논문에서는 유비쿼터스 컴퓨팅 보안을 위한 128비트 Reversible Cellular Automata(RCA)기반 경량 블록 암호를 설계하고 구현한다. 유비쿼터스 컴퓨팅이 요구하는 하드웨어 제약조건을 충족하기 위하여 높은 임의성을 제공하는 Cellular Automata를 기반으로 블록구조를 설계하였다. 구현된 블록 암호기법은 암호화 과정동안 704 클럭 사이클로 동작하고 2,874 게이트수를 보였다. 구현 결과 기존의 AES나 NTRU보다 처리속도가 31% 향상되었고, gate수는 20%만큼 절감되었다. 차분 분석(Differential Cryptanalysis)과 Strict Avalanche Criterion(SAC)을 수행함으로써 구현된 블록 암호 알고리즘의 안정성을 검증하였다.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.290-295
• /
• 2005

전동기 위치 또는 속도를 측정하기 위하여 많이 사용되고 있는 증분형 엔코더의 출력신호는 고주파 디지털 신호로 PWM 인버터 등 전력용반도체 회로의 스위칭에 의하여 발생되는 전자파에 많은 영향을 받으며, 이 엔코더 출력신호에 포함한 노이즈는 일반적인 저역필터로 제거하기 힘들다. 본 논문에서는 엔코더 신호에 포함된 노이즈 성분을 완전히 제거할 수 있는 엔코더 출력신호 노이즈 제거용 디지털 필터회로를 개발하였다. 노이즈의 특성 즉 노이즈 주파수에 따라 필터내의 카운터 값 및 입력 클럭의 주파수를 쉽게 변경시킬 수 있으므로 어떤 노이즈 성분도 거의 완벽하게 노이즈를 제거할 수 있다. 시뮬레이션 및 실험을 통하여 이 디지털 필터의 성능을 확인하였다.