• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 한국컴퓨터정보학회논문지
• /
• 제16권7호
• /
• pp.1-11
• /
• 2011

사용자들의 높은 요구 사항을 만족시키는 컴퓨팅 시스템을 개발하기 위해 프로세서의 성능을 향상시키기 위한 연구는 지속적으로 진행되어 왔다. 공정 기술 발달을 비롯한 다양한 기술 발전을 통하여 프로세서의 성능은 비약적으로 발전하였으나 그 이면에는 새로운 문제들이 발생하게 되었다. 그 중에서, 최근 들어 주된 문제점 중 하나로 인식되고 있는 열섬 현상은 칩의 신뢰성에 심각한 영향을 미치기 때문에 프로세서 설계 시 성능, 전력 효율성과 함께 반드시 고려되어야 한다. 과거에는 기계적인 냉각 기법으로 프로세서의 온도를 효과적으로 제어할 수 있었지만, 최근에는 프로세서의 성능이 높아져 발생되는 온도가 높아 냉각 비용이 급속히 증가하고 있다. 이로 인해, 최근의 온도 제어 연구는 기계적인 냉각 기법보다는 구조적 기법을 통한 온도 제어에 더욱 집중되는 추세를 보이고 있다. 하지만, 구조적 기법을 통해 온도를 제어하는 방안은 프로세서의 온도를 낮추는 데에는 효율적이지만 이를 위해 성능을 희생한다는 단점이 존재한다. 따라서, 기계적 냉각 기법을 통해 프로세서의 온도를 효율적으로 제어할 수 있다면, 성능 저하가 발생되는 구조적 기법을 통한 온도 제어기법의 사용 빈도가 줄어 그 만큼 성능이 향상될 수 있을 것으로 기대된다. 본 논문에서는 고성능 멀티코어 프로세서에서 발생하는 온도를 기계적인 냉각 기법이 얼마나 효율적으로 제어할 수 있는지를 상세하게 분석해 보고자 한다. 공랭식 냉각기와 수랭식 냉각기를 이용하여 다양한 실험을 수행한 결과, 공랭식 냉각기와 비교하여 수랭식 냉각기가 온도를 효과적으로 제어하는 반면에 전력 소모가 더 많음을 확인할 수 있다. 특히, 1W의 전력을 통해 낮출 수 있는 온도를 분석해 보면 공랭식에 비해서 수랭식이 더 효율적임을 알 수 있으며, 수랭식 냉각기의 경우에는 냉각 단계가 냉각 효율은 오히려 감소하게 됨을 확인할 수 있다. 실험 결과를 바탕으로 온도에 따라 적절하게 기계적 냉각 기법을 활용한다면 프로세서의 온도를 더욱 효과적으로 제어할 수 있을 것으로 기대된다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.113-118
• /
• 2016

본 논문에서는 30 Hz의 프레임률로 동작하는 적외선 영상 투사기 (IR scene projector, IRSP)에서 투사되는 적외선 영상의 유효온도 감소를 최소화하기 위해 sub-frame 제어 기법을 적용한 IRSP용 신호입력회로 (read-in integrated circuit, RIIC)를 제안한다. 제안하는 sub-frame 제어 기법은 단위 프레임을 8개의 sub-frame으로 나누어 동일한 영상 데이터를 8회 refresh함으로써 픽셀 내 커패시터에 sampling된 영상 데이터가 유지 기간 동안 MOSFET 스위치를 통한 누설 전류로 인해 손실되는 정도를 감소시킨다. Emitter에서 투사되는 적외선 영상의 높은 유효온도를 위해 전류 구동형 RIIC를 설계하였으며, 외부의 DAC로부터 아날로그 전압 형태의 영상 데이터를 전송 받는다. 시제품 $64{\times}32$ RIIC array 칩은 매그나칩/SK하이닉스 $0.35{\mu}m$ 2-poly 4-metal CMOS 공정으로 제작되었으며, 출력 가능한 최대 데이터 전류는 $230.3{\mu}A$이다. 이를 $15k{\Omega}$의 저항 값을 갖는 시제품 emitter 소자에 인가할 시 mid-wavelength IR (MWIR) 대역을 기준으로 최대 $366.2^{\circ}C$의 유효온도를 갖는 적외선 영상의 투사가 가능하다.

• 한국전자파학회논문지
• /
• 제28권10호
• /
• pp.769-778
• /
• 2017

본 논문은 동일대역 전이중 통신(In-band Full-Duplex: IFD) 방식에 필요한 RF/아날로그 영역에서의 자기간섭 신호의 제거회로를 설계하고, 이를 이용하여 FM 변조 신호를 송신하면서, 동시에 수신 신호의 FM 복조가 가능하도록 설계했다. 서큘레이터(circulator)를 이용하여 단일 안테나 방식으로 송수신을 동시에 가능하게 했다. 수신 회로에는 송신으로 인한 자기간섭 신호 제거를 위해, 송신 신호를 탭핑하여 벡터 변조기(vector modulator)로 위상과 크기를 제어한 후, 수신 신호에 포함된 자기간섭 신호를 제거하였다. 자기간섭 신호의 제거를 위하여 채널변화에 따른 최적의 위상과 크기를 능동적으로 제어해야 한다. 이를 위해 동위상과 직교위상 아날로그 상관기를 이용하여 송신 신호와 수신측 자기간섭 신호의 상관 계수를 구하여 상관 계수가 최소가 되도록 제어회로를 구현하였다. 무전기 모덴 칩은 SA58646을 사용하였고, 반송파는 465 MHz 주파수에 12.5 kHz 대역폭을 가지는 FM 변조신호를 사용하였다. 안테나 포트 출력 파워가 17.2 dBm일때, 모뎀 입력단에 수신되는 자기간섭 신호가 -49.2 dBm으로 측정되어 SIC(Self Interference Cancellation) 레벨은 66.4 dB로 측정되었다.

• 한국전자파학회논문지
• /
• 제22권3호
• /
• pp.399-405
• /
• 2011

본 논문에서는 130 nm RF CMOS 공정을 이용하여 77 GHz 자동차용 레이더 센서에 응용 가능한 Q-band LC 전압 제어 발진기(Voltage Controlled Oscillator: VCO)와 주입 잠금(injection locking) 버퍼를 설계한 결과를 보인다. LC 탱크의 위상 잡음 특성 개선을 위해 전송선을 이용하였고, 버퍼는 능동 소자 교차 결합쌍(cross-coupled pair)의 부성 저항(negative resistance)단을 이용해 발진 유무에 관계없이 높은 출력 전력을 가지도록 설계하였다. 측정된 위상 잡음은 1 MHz 오프셋 주파수에서 -102 dBc/Hz이며, 주파수 조정 범위는 34.53~35.07 GHz이다. 또한, 모든 주파수 조정 범위에서 출력 전력은 4.1 dBm 이상의 값을 가진다. 제작된 칩의 사이즈는 $510{\times}130\;um^2$이며, 1.2 V 바이어스 전압에서 LC 전압 제어 발진기가 10.8 mW, 주입 잠금 버퍼가 50.4 mW의 전력 소모를 가진다.

• 한국산학기술학회논문지
• /
• 제17권9호
• /
• pp.21-26
• /
• 2016

본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

• 한국음향학회지
• /
• 제16권4호
• /
• pp.76-84
• /
• 1997

본 논문은 이동통신기기의 핵심부품중 하나인 VCO를 IC로 설계한 내용을 기술하였다. 설계한 VCO는 배리캡을 사용한 LC 동조형발진기로 구현하였다. 사용한 발진소자중 인덕터는 실리콘 IC 구현상의 난점[8]으로 인해 외부로 구성하고 나머지부분을 모두 IC화 하였다. 제작하는데 사용된 마스크 수는 15개이며 칩 사이즈는 1150um${\times}$780um이다. 제작한 VCO IC를 테스트한 결과 전원전압 5V에서 제어전압을 1V에서 3V로 변화시킬때 880MHz 영역에서 동작하였으며 주파수 천이는 425KHz/V, 주파수 편이는 1.97MHz/T, 캐리어 레벨은 -7dBm, 전류소모는 16.7mA이었다. 또한, 위상 잡음은 50KHz 오프셋에서 -80dBc/Hz 이며 중심주파수에 대한 하모닉응답은 -41dBm 이다. 향후 송수신단을 단일 칩화하기 위해서는 외부회로도 실리콘 기판위에 구현할 수 있는 실리콘 MMIC[1][8]에 대한 연구가 수행되어야 할 것이다.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.335-340
• /
• 2014

친환경 및 에너지 효율에 대한 관심이 증대되고 있는 가운데 LED(Light Emitting Diode)는 제어방식이 정 전류구동과 SMPS(Switching Mode Power Supply)방식으로 구동하므로 소형화 및 경량화를 이룰 수 있고 전력 소모가 적으며 효율이 높아 광원 및 조명장치에 활용하는데 유용하다. LED 생산업체는 고출력 LED 모듈의 칩 설계 원천기술의 확보가 필요하고, LED 를 조명으로 적용시키기 위해 전력손실을 줄일 수 있는 고출력 LED 모듈 개발을 위한 구동회로 설계와 역률 개선의 방안 연구가 필요하다. 산업현장에서 교류(AC) 직결 LED 구동소자인 HV9910를 일반적으로 사용하고 있다. 본 논문에서 HV9910에 PFC와 Noise Filter를 추가한 구동회로의 역률 및 효율에 대한 개선방법을 시뮬레이션을 통해 검증하는데 있다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.15-22
• /
• 2005

본 논문에서는 생명체의 구조를 모방하여, 디지털시스템에서 자가검출과 자가치유가 가능한 구조를 제안한다. 자가치유시스템은 인공 셀의 2차 배열과 여분의 인공 셀로 구성된다. 인공 셀은 멀티플렉서를 기본으로 한 로직블록(logic block)과 로직블록을 제어하기 위한 게놈블록(genome block)으로 구성된다. 인공 셀은 자가검출이 가능하도록 DCVSL (differential cascode voltage switch logic)구조로 설계된다. 만약 인공 셀에서 고장이 발생하면, 자가 검출되고 고장 난 인공 셀이 속한 열은 bypass기능만을 가지고 치유를 위해, 여분 셀과 이웃 셀을 이용하여 시스템을 재구성한다. 하이닉스 $0.35{\mu}m$공정을 이용해 $1.14{\times}0.99mm^2$의 코어면적을 가지는 2비트 업다운카운터를 제작하였고 회로시뮬레이션과 칩 테스트를 통해 검증하였다.