• 대한전자공학회논문지SD
• /
• 제42권11호
• /
• pp.41-48
• /
• 2005

미세 선 폭을 갖는 반도체 칩에서 관찰할 수 있는 crosstalk 효과는 배선 회로 사이에 존재하는 결합 커패시턴스에 의한 현상이다. 칩 전체에 대한 타이밍 분석의 정확도는 칩을 구성하는 셀과 배선에 대한 지연시간 예측 자료의 정확도에 의해서 결정된다. 본 논문에서는 결합 커패시턴스에 의한 crosstalk 효과를 반영하여 지연시간을 정확하고 효율적으로 계산할 수 있는 CMOS 셀 구동 모델과 관련 알고리즘을 제안하고 있다. 제안한 모델과 알고리즘을 지연시간 계산 프로그램에 구현하고, 칩 레이아웃에서 추출한 벤치마크회로에 대한 지연시간 예측에 적용하였다. Victim에 영향을 주는 Aggressor를 $0\~10$개까지 연결하여 각각의 경우에 대한 셀 및 배선의 지연시간을 HSPICE와 비교한 결과 $1\%$ 내외의 오차를 보이는 우수한 정확도를 확인하였다.

• 한국정보처리학회논문지
• /
• 제6권8호
• /
• pp.2204-2212
• /
• 1999

본 논문에서는 허위 경로 문제를 해결하고 지연 시간 정보를 추출해내는 지연 시간 부울법을 이용하여 조합 회로에서 증가적 지연 시간 검사를 수행할 수 있는 방법을 제시한다. 내부 출력단에서 대치되는 내부 입력단의 히스토리를 작성하고 외부 출력단의 활성화 경로를 검사하여 최대 지연 시간을 구한다. 이때 외부 출력단의 히스토리를 참조하여 변형된 지연 시간을 적용시켜 다시 외부 출력단의 최대 지연 시간을 구할 수 있다. 이 방법으로 일단 외부 출력단의 근지연항의 합을 구하면 내부 회로의 지연 시간이 변하더라도 이미 구해 놓은 외부 출력단의 근지연항의 합으로써 빠르고 효율적으로 최대 지연 시간과 입력값을 추출해 낼 수 있다. 회로의 구조가 변경되었을 때 전체 회로를 다시 계산해야 할 필요는 없다. 전체 회로를 검사하여 변경된 구조의 영향을 받아서 다시 계산해야 할 필요가 있는 게이트를 선택하고 이 선택된 게이트만을 계산하여 부분적인 지연 시간 분석을 행할 수 있다. 이러한 증가적 지연 시간 분석은 회로의 지연 시간의 변화 뿐만 아니라 회로 구조의 변화를 고려하였고, 기존의 지연 시간 분석에 비해 회로 설계시 성능 시험 단계에서 생기는 시행 착오의 비용을 줄일 수 있다.

• 전자공학회논문지CI
• /
• 제40권5호
• /
• pp.241-249
• /
• 2003

십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권6호
• /
• pp.354-360
• /
• 2002

지연시간 계산은 지연시간을 고려한 배치 단계에서 백만 번 이상도 수행되므로 효과적이면서 간단해야 한다. 본 논문에서는 계산은 매우 빠르고 간단하지만 수 백%의 오차를 가질 수 있는 Elmore delay를 개선하기 위해 Elmore delay와 SPICE 결과의 비율을 보상값으로 이용하는 방법을 제안한다. 제안한 새로운 방법은 resistance shielding effects를 고려하여 실험적으로 지연시간을 보상하여 그 오차를 크게 줄이며, 계산 복잡도는 Elmore delay와 같은 정도로 간단하다. Elmore delay가 31.6 ~ 145.2% 오차를 갖는 RC 트리에 대하여 실험한 결과, 보상된 delay의 오차는 2.5 ~ 22.7%로 크게 줄었다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.1-9
• /
• 1999

빠르고 정확한 결과를 얻기 위해서 타이밍 수준에서의 회로 해석이 이루어지며, 게이트와 연결선에서의 신호 지연 해석은 회로의 설계 검증을 위하여 필수적이다. 본 논문에서는 CMOS 회로 게이트에서의 지연 시간과 연결선의 지연 해석을 위한 초기 천이 시간을 동시에 계산할 수 있는 방법을 제시한다. 회로 연결선의 유효 커패시턴스 개념을 이용하여 게이트의 지연 시간과 게이트에서의 구동 저항을 고려한 연결선 선형 전압원의 천이 시간을 계산한다. 게이트 지연과 연결선 선형 전압원의 천이 시간을 구하는 과정은 예비 특성화된 게이트 타이밍 데이터를 이용하여 반복적인 연산과정을 통하여 동시에 구하게 된다. 기존의 게이트 지연 계산 알고리즘은 연결선 선형 전압원의 천이 시간을 위해 별도의 게이트 특성 데이터를 필요로 하였으나, 본 논문에서 제시하는 방법은 계산 과정 중에 생성된 데이터를 이용함으로써 현재의 예비 특성화 방법을 수정하지 않고서도 효율적인 타이밍 수준의 게이트 및 연결선 지연 시간 예측이 가능하도록 하였다.

• 한국통신학회논문지
• /
• 제29권10C호
• /
• pp.1370-1377
• /
• 2004

시간 지연이 있는 시스템에서의 최적 제어 이득은 시간 지연이 없는 시스템에서 설계된 최적 제어 이득과 지연 시간에 대하여 계산된 상태천이 함수의 곱의 형태로 나타난다. 따라서 시간 지연이 없는 시스템에 대하여 PID제어기의 영점들을 플랜트의 최대 극점에 근접하도록 가중치 요소 Q와 R을 선택하여 최적 제어 이득을 구하고, 시간 지연이 있는 2차 시스템에서의 상태천이 함수를 계산하여 시간 지연이 있는 시스템에서의 강인한 최적 PID 제어기 설계가 가능하도록 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 학술대회
• /
• pp.9-13
• /
• 1997

본 논문에서는 two-ray 시간선택성 레일레이 페이딩 채널상에서 DPSK 신호를 차동검출 (differential detection)할 때 심볼에러율을 분석한다. 현재까지 수행된 많은 연구는 주파수 선택성 페이딩 채널 및 단일 경로 시간선택성 페이딩 채널을 대상으로 하였고, 다경로 시간선택성 페이딩 채널을 대상으로 한 예는 극히 드물다. 또한 다경로 시간선택성 페이딩 채널을 가장 간단히 모델링 할 수 있는 two-ray 페이딩 채널에 대한 연구도 지금까지 수행된 예가 극히 적다. 본 논문에서는 심볼열의 형태에 따라 수신신호들간의 관계를 세가지 그룹으로 나눈 후 각각의 경우에 대하여 위상 옵셋값을 계산하는 방식을 취하였다. 이와 같이 계산된 위상옵셋과 신호대 잡음비를 인자로 하여 차동검출된 신호가 가지는 위상의 확률밀도 함수를 계산하고 이 함수를 이용하여 심볼에러율을 계산하였다. 결과로부터 two-ray 페이딩 채널의 특성을 결정짓는 지연시간과 지연신호의 전력이 증가함에 따라 위상 옵셋값 및 에러율이 모두 증가하는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.83-88
• /
• 2008

본 논문에서는 상위수준 합성에서의 비트단위 지연시간을 고려한 새로운 스케줄링 기법을 제안한다. 기존의 상위수준 합성을 위한 비트단위 지연시간 계산 방법은 특정 resource에서만 제한적으로 이용할 수 있었다. 하지만 본 연구에서는 다양한 resource에 대해서도 적용할 수 있는 효율적인 비트단위 지연시간 계산 방법을 개발하여, 이를 스케줄링에 적용하였다. 스케줄링 알고리즘은 리스트 스케줄링을 기반으로 하였으며, 스케줄링 과정에서 비트단위 지연시간을 고려하여 chaining을 수행한다. 또한 resource 제약조건하에서 성능을 더욱 향상시키기 위해 multi-cycle chaining을 수행할 수 있다. 잘 알려진 몇 가지 DSP 예제에 대한 실험 결과는 제안한 방법이 기존의 리스트 스케줄링에 비하여 평균 14.7% 성능을 향상시킬 수 있음을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(D)
• /
• pp.283-286
• /
• 2011

무선 멀티홉 네트워크에서 멀티미디어 트래픽의 QoS(Quality of Service) 지원을 위하여 EDCA(Enhanced Distributed Channel Access) 기반의 동적 우선순위 할당 기법이 다수 제안되었다. 해당 기법들은 각 홉에서의 최소한의 전송 지연 보장을 위하여 클래스별 예상 지연 시간을 계산한다. 하지만 각 클래스별 예상 지연 시간의 계산은 무선 채널에서의 간섭, 충돌 및 링크 품질에 영향을 받기 때문에 정확한 예측이 어렵다. 본 논문에서는 EDCA 기반의 동적 우선순위 할당을 위한 정교한 클래스별 지연 시간 예측 기법을 제안한다. 제안하는 기법은 무선 채널의 링크 품질과 전송 패킷의 크기를 고려하여 좀더 실제와 유사한 지연 시간을 예측할 수 있다. 실험을 통해 제안하는 기법이 기존의 기법보다 정확성이 높으며 이를 통해 동적 우선순위 할당 기법의 성능을 향상시킬 수 있음을 확인하였다.

• 대한화학회지
• /
• 제44권4호
• /
• pp.328-336
• /
• 2000

폴리프로필렌 글리콜의 표면-보조 레이저 탈착/이온화를 이용하여 선형 비행시간 질량 분석기에서 시간-지연 추출법이 분해능 개선, 질량-초점 길이 및 기기 퍼짐 효과의 영향을 수치계산과 비교하여 평가해였다. 비행시간 초점영역은 고저압 펄스의 지연 시간에 비례하였고 지연 시간 변화로 질량 초점 영역을 쉽게 조절할 수있었다. 시간 지연 추출법으로 얻어진 질량 스펙트럼의 분해능은 4500으로 연속추출법(20kV)에 비해 7배 정도 개선되었고 △m=2000의 질량-초점길이를 보여주었다. 시간 지연 추출법에서 기기 퍼짐 요인에 의한 분해능 개선의 한계를 계산하였고 5ns의기기 퍼짐 효과에 의해 동위원소 분리 검출은 분자량 2500까지 가능하였다. 시간 지연 추출법을 이용하여 폴리프로필렌 글리콜 분자가 탄고 표면에서 탈착될 때 생성되는 분열체 시리즈를 개선된 고분해능으로 동위원소 분포 수준으로 확인하였으며 분열 경로 규명 및 동위원소 비 질량분석기로의 응용 가능성을 시험하였다.