• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 추계학술대회 논문집
• /
• pp.141-142
• /
• 2015

본 논문에서는 동기 좌표계 비례 적분(PI) 전류 제어기의 이득 산정에 따른 계통 외란 발생 시 제어기의 응답 특성을 연구하였다. PI 전류 제어기의 이득 선정 시 플랜트의 시정수와 적분기 시정수를 같게 설정하는 극점-영점 상쇄 기법을 사용하여 전류 제어 특성을 결정할 수 있다. 그러나 극점-영점 상쇄 기법을 통해 이득이 선정된 전류 제어기는 계통에 외란 발생시 제어기 응답 특성이 느려진다. 적분기 시정수를 샘플링 주기를 이용하여 선정한다면 계통 외란에 강인한 특성을 갖게 된다. 제안된 방법은 각각 선정된 적분기 시정수를 가지고 외란에 대한 주파수 응답 특성과 데드 타임이 추가된 계통연계형 인버터 시뮬레이션 결과를 비교 분석하여 제안된 적분기 시정 수 선정 방법이 외란에 더 강인함을 검증하였다.

• 대한전자공학회논문지
• /
• 제15권4호
• /
• pp.20-25
• /
• 1978

능동 RC 여파회로 설계에 보상 적분기와 가산 증폭기를 사용하였다. 두개의 보상 적분기를 기본회로망(메모리 소자)으로 하고 여기에 세개의 단자를 인출하여 적당한 가산 증폭기 만을 연결하므로써 평면의 좌반면에 복소수 pole을 가지는 2계 전달함수를 구현할 수 있다.

• 한국전자통신학회논문지
• /
• 제8권10호
• /
• pp.1477-1483
• /
• 2013

연속시간 전류모드 기저대역 채널선택 필터 설계를 위하여 전류이득과 단위이득 주파수를 개선시킨 저전압 선형 캐스코드 전류모드 적분기를 제안하였다. 제안된 전류모드 적분기는 CMOS 상보형 회로로 구성된 완전 차동 형태의 입 출력단으로 구성하였으며, 여기에 캐스코드 트랜지스터를 추가시킴으로써 바이어스 단을 구성하여 선형영역에서 동작시켜 저전압 구조에 적합하도록 설계하였다. 이 때 바이어스 전압을 선택적으로 제어하여 주파수 대역이 가변될 수 있도록 설계하였다. 시뮬레이션 결과를 통해 설계한 선형 캐스코드 전류모드 적분기가 저전압 동작, 전류 이득 및 단위이득 주파수 등 모두 만족할 만한 특성을 가지고 있음을 확인하였다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.26-32
• /
• 2017

본 논문에서는 설계 요구가 높고, 전력 소모가 높은 opamp를 이용하는 기존의 능동형 적분기를, 수동형 적분기로 대체하여 고속의 저전력, 고해상도 특성을 갖는 incremental delta-sigma ADC를 소개한다. 능동형 적분기에서 수동형 적분기로의 변환을 위해, 기존의 능동형 적분기의 특성을 분석하였다. 이를 바탕으로 opamp의 설계 요구를 낮추고, 더 나아가 opamp를 사용하지 않는 저전력의 수동형 적분기를 제안하였다. 65nm 공정을 이용하여 수동형 적분기로 구성된 1차 single-bit incremental delta-sigma ADC를 설계하였다. Transistor-level 시뮬레이션 결과, 이는 supply 전압이 1.2V인 상황에서 modulator만 0.6uW, digital filter를 포함한 ADC 전체에서 6.25uW를 소모하며 BW 22KHz, SNDR 71dB, dynamic range 74.6dB을 달성하였다.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.64-72
• /
• 1998

본 논문에서는 상보형 high swing cascode 전류미러를 이용하여 저전압, 저전력 구동이 가능하고 고주파수 응용이 가능한 전류 적분기를 설계하였다. 간단한 전류미러로 구성된 적분기는 적분기의 비 이상적인 입력, 출력 저항 때문에 출력 전류 오차가 발생하는데 제안된 전류 적분기는 출력 저항이 증가하여 출력 전류의 오차가 감소하였다. 설계된 무손실, 유손실 전류 적분기를 이용한 설계 예로 3차 버터워스 저역통과 필터를 개구리도약형으로 구현하였다. 필터 구현시 무손실 전류 적분기의 위상 추이 때문에 발생하는 차단주파수 부근에서의 크기 특성 왜곡을 predistortion 설계법을 이용하여 감소시켰다. 설계된 전류모드 필터를 0.8㎛ CMOS n-well 공정 파라미터를 이용하여 SPICE 시뮬레이션한 결과 단일 2V 공급 전압에서 차단주파수는 20MHz, 전력소모는 615㎼를 갖는다. 또한 필터의 차단주파수는 DC 바이어스 전류에 의해 동조 할 수 있다.

• 한국전자통신학회논문지
• /
• 제16권3호
• /
• pp.503-510
• /
• 2021

본 연구는 유리 차수 미분의 수학적인 방법을 시스템의 응답을 제어하는 제어기에 적용하고자 한다. 따라서 제어기로 구성하기 위해서는 유리수 지수에 대한 적분기를 이산시간으로 변환하여 설계한다. IP 제어기는 오차에 대한 적분제어기를 구성하고 비례제어기는 시스템 출력만 적용하는 구조이다. 유리 차수 적분기를 IP 제어기의 적분제어기에 활용함으로 제어기를 설계한다. 먼저 PI 제어기와 IP 제어기의 성능을 비교하고, 설계된 제어기를 전동기의 속도 제어에 적용한다. 그 결과 전동기의 출력상태인 속도가 균일하며 정밀한 제어 성능을 얻을 수 있었다. 정상상태의 속도오차가 0.1 [%] 이내 이고, 오버슈트가 없는 정밀하며 균일한 속도 제어 성능을 가짐을 확인할 수 있었다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.30-38
• /
• 1998

본 논문에서는 능동필터 설계시 기본 블록으로 이용될 수 있으며, 저전압 고주파에서 동작 가능한 새로운 구조의 CMOS 전류모드 적분기를 제안하였다. 더불어 전압조절을 통해 그 이득과 주파수를 제어할 수 있는 트랜스컨덕턴스 제어회로를 설계하였다. 제안된 적분기는 CMOS 상보형 회로로 구성하였으며, 따라서 적분기의 단위이득주파수에 영향을 주는 적분기의 트랜스컨덕턴스를 증가 시켰다. 제안된 적분기의 단위이득 주파수는 NMOS-gm을 가지는 기존의 적분기에 비하여 두 배 가까이 증가되었다. 또한 트랜스컨덕턴스 제어회로를 이용하여 능동필터의 공정시 나타날 수 있는 오차를 줄이고, 그 용도에 따라 주파수와 이득제어를 가능하게 하였다. 이의 응용회로로서 3차 체비셰프 저역필터를 0.8㎛ CMOS 파라메터를 이용하여 설계하였으며, 이러한 결과들은 소신호 해석 및 0.8㎛ 공정 파라미터를 갖는 HSPICE 시뮬레이션을 통하여 검증되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.399-400
• /
• 2015

본 논문에서는 개선된 적분기를 이용하여 3상 AC/DC 컨버터의 직접 전력 제어(Direct Power Control)를 위한 가상 자속의 추정 기법을 제안한다. 기존의 가상 자속 추정을 위해 사용하는 일반적인 적분기는 dc drift 문제를 유발한다. 이는 보통 저역 통과 필터를 사용으로 보완이 가능하지만, 이 경우 추정된 자속은 크기와 위상의 오차를 갖는다. 따라서 제안하는 기법은 각속도 오차가 가상 자속의 위상 지연 오차와 비례하는 관계를 분석하고 이를 보상하여 속응성 및 안정성을 향상시킨다. 시뮬레이션을 통하여 제안한 기법의 타당성을 검증한다.

• 대한전자공학회논문지
• /
• 제25권11호
• /
• pp.1274-1281
• /
• 1988

전압제어 적분기에 기초를 둔 새로운 전압-제어 발진기를 개발했다. 전체 회로는 operational transconductance amplifier(OTA)와 접지된 커패시터로 실현한 전압제어 적분기와, 슈미트 트리거(Schmitt trigger)로 구성된다. 입력제어 전류는 적분기의 적분 시정수를 변화시키고, 이것에 의해 회로의 발진 주파수가 바뀐다. 제어 전압이 0V일때 회로를 12.21KHz에서 발진시킬 경우, -2V에서 2V의 제어 전압 범위에서 전압-주파수의 변환 감도는 2.473Hz/V이고, 최대 직선 오차는 0.68%이다. 저주파에서 100KHz까지의 주파수 범위에서 회로의 주파수 안정도는 약 +250ppm/$^{\circ}$C이다.

• 한국자기학회지
• /
• 제15권6호
• /
• pp.332-335
• /
• 2005

자속계의 경우 입력전압을 적분하여야 되기 때문에 연산증폭기의 입력 바이어스 전류가 있으면 적분기의 출력이 드리프트하게 된다. 본 연구에서는 이 드리프트를 자동으로 측정하고 보상하기 위하여 전압변동이 없는 디지털 sample and hold증폭기를 자속계에 도입하여 제작하였다. 개발한 자속계의 경우 적분기의 시간상수 $RC=10^{-3}$ s에서 드리프트가 $5{\times}10^{-8}\;Wb/s$ 이하였다.