

선형 캐스코드 전류모드 적분기

김병욱* · 김대익**

Linear cascode current-mode integrator

Byoung-Wook Kim* · Dae-Ik Kim**

요 약

연속시간 전류모드 기저대역 채널선택 필터 설계를 위하여 전류이득과 단위이득 주파수를 개선시킨 저전압 선형 캐스코드 전류모드 적분기를 제안하였다.

제안된 전류모드 적분기는 CMOS 상보형 회로로 구성된 완전 차동 형태의 입·출력단으로 구성하였으며, 여기에 캐스코드 트랜지스터를 추가시킴으로써 바이어스 단을 구성하여 선형영역에서 동작시켜 저전압 구조에 적합하도록 설계하였다. 이 때 바이어스 전압을 선택적으로 제어하여 주파수 대역이 가변될 수 있도록 설계하였다. 시뮬레이션 결과를 통해 설계한 선형 캐스코드 전류모드 적분기가 저전압 동작, 전류 이득 및 단위 이득 주파수 등 모두 만족할 만한 특성을 가지고 있음을 확인하였다.

ABSTRACT

This paper proposes a low-voltage current-mode integrator for a continuous-time current-mode baseband channel selection filter. The low-voltage current-mode linear cascode integrator is introduced to offer advantages of high current gain and improved unity-gain frequency.

The proposed current-mode integrator has fully differential input and output structure consisting of CMOS complementary circuit. Additional cascode transistors which are operated in linear region are inserted for bias to achieve the low-voltage feature. Frequency range is also controllable by selecting proper bias voltage. From simulation results, it can be noticed that the implemented integrator achieves design specification such as low-voltage operation, current gain, and unity gain frequency.

키워드

Current-mode Integrator, Channel Selection Filter, Low-Voltage, Cascode, Current Mirror
전류모드 적분기, 채널 선택 필터, 저전압, 캐스코드, 전류 미러

1. 서론

현재의 무선 통신 시스템은 사용자가 요구하는 정보에 대하여 빠르고 정확한 고급 멀티미디어 서비스를 제공하기 위해 TDMA(Time Division Multiple

Access), CDMA(Code Division Multiple Access) 및 근거리 무선 통신 방식인 Bluetooth[1,2], DECT, GSM/PCS/WCDMA[3] 또는 IEEE 802.11a/b/g Wireless WLAN 등 여러 표준방식을 하나의 단말기를 통하여 원하는 통신 방식을 자유롭게 선택할 수

* 전북테크노파크 방사선영상기술센터(bwkim@jbtp.or.kr)

** 교신저자(corresponding author) : 전남대학교 전기전자통신컴퓨터공학부(daeik@jnu.ac.kr)

접수일자 : 2013. 08. 29

심사(수정)일자 : 2013. 09. 23

게재확정일자 : 2013. 10. 21

있는 수신단 구조에 대한 연구가 진행되고 있다[4,5].

무선 통신 시스템의 저전압화 및 저전력화 추세에 따라 1.5V 전후의 공급 전압으로 동작하는 필터 설계에 관한 다양한 연구가 진행되고 있으며[6,7], 특히 전류모드 방식의 필터는 전원 공급단 사이의 소자 중첩을 감소시키고, 더 낮은 전압 신호 스윙을 위해 전류 피드백을 사용하여 높은 임피던스 출력 노드를 요구하지 않아 저전압 필터 설계에 유리한 장점을 가지고 있다.

전류모드 기저대역 채널선택 필터 설계를 위하여 먼저 필터의 기본 블록으로 이득과 단위이득 주파수를 개선시킨 저전압 적분기의 설계가 요구된다.

능동 필터 설계시 기본적인 블록으로 활용되는 여러 가지 능동소자 중에서도 신호 흐름 선도(SFG, Signal Flow Graph)를 활용한 직접적인 연결을 통하여 능동 필터를 구성할 수 있는 적분기의 구조를 살펴보면 NMOS 전류미러 쌍을 직렬로 구성하여 피드백시킨 구조, 이득 및 출력 특성을 개선한 캐스코드 구조가 연구되었다[8,9].

이후에 같은 연구자들에 의하여 전류모드 회로의 장점을 잘 활용하여 주파수 특성을 개선시키고, 저전력 소비 특성이 우수하며 비교적 잡음 등에 대한 영향을 최소화할 수 있도록 입·출력단을 완전 차동으로 변형한 완전 균형 구조의 전류미러형 전류모드 적분기를 설계하여 발표하였다[10].

이러한 완전 균형 구조를 갖는 적분기는 다른 형태의 적분기 구조에 비하여 두 개의 입력 신호가 균형을 이루고 있기 때문에 기생 커패시턴스 및 신호 잡음 등에 우수한 특성을 가지므로 능동 필터 설계에 활용되어질 경우 비교적 회로의 동작이 안정하다.

본 논문에서는 지금까지 연구되었던 전류모드 적분기 중에서 완전 균형 구조의 전류미러형 전류모드 적분기에 대한 특성을 살펴보고 장단점을 비교 분석하여, 채널선택 필터 설계에 가장 적합하게 활용하기 위해 전류이득과 단위이득 주파수 특성을 개선시킨 전류모드 적분기를 제안한다. 2장에서는 기존의 전류미러형 전류모드 적분기와 캐스코드형 전류모드 적분기의 구조와 동작특성을 살펴보고, 3장에서는 새로운 구조의 전류모드 적분기를 제안한다. 4장에서는 Hspice 시뮬레이션을 통해 제안한 전류모드 적분기의 성능평가를 수행하였으며, 5장에서 결론을 맺는다.

II. 기존의 전류모드 적분기

2.1 완전 균형 전류미러형 전류모드 적분기

완전 균형 전류미러형 전류모드 적분기 회로를 그림 1에 나타내었다.




그림 1. 완전 균형 전류미러형 전류모드 적분기
Fig. 1 Fully-balanced current-mirror current-mode integrator

완전 균형 전류미러형 전류모드 적분기의 극점 p_1 과 이득 A 를 구하기 위해 그림 1의 회로에 대한 소신호 등가회로를 이용하면 식(1)과 식(2)를 구할 수 있다.

$$p_1 = \frac{2}{C + 4C_{gd} r_{o1}} \quad (1)$$

$$A = \frac{g_{m1} - \frac{1}{r_{o1}}}{\frac{2}{r_{o1}}} \quad (2)$$

따라서 완전 균형 전류미러형 전류모드 적분기의 단위이득 주파수는 식(3)과 같이 얻을 수 있다.

$$\omega_0 = A \cdot p_1 = \frac{g_{m1} - \frac{1}{r_{o1}}}{C + 4C_{gd}} \quad (3)$$

입력 전류에 대해 출력 전류 신호를 갖는 전류모드 회로의 이상적인 특성은 입력 저항이 영이고 출력 저항이 무한대가 되어야 하며, 또한 전류 이득과 단위이득 주파수가 무한대가 되어야 한다.

하지만 실제 적분기를 설계할 때 이상적인 특성이

만족되어질 수는 없다. 그러나 가능한 큰 값의 전류 이득과 단위이득 주파수를 갖는 전류모드 적분기를 설계하는 것이 비이상적인 특성으로 인하여 발생할 수 있는 오차를 최소화시킬 수 있다.

2.2 캐스코드형 전류미러 적분기

그림 1과 같은 완전 균형 전류미러형 전류모드 적분기 회로에서 이득을 증가시킬 수 있는 방법으로써 캐스코드형 전류미러 적분기 회로를 활용할 수 있다.

일반적으로 이득 값은 트랜스컨덕턴스 값과 출력 저항의 곱으로 표현될 수 있기 때문에 캐스코드 구조의 회로를 사용하여 출력 저항을 증가시킴으로써 이득을 증가시키는 방법이다.

그림 2의 캐스코드형 전류미러 회로에서 입·출력 신호 동작범위를 확보한 상태에서 모든 회로가 포화영역으로 동작할 수 있도록 하기 위해 필요한 DC 공급 전압은 $3\Delta + V_{thn}$ 이다.

이 때 입·출력 동작전압 범위를 1V로 하고, 포화 동작을 위한 최소 드레인-소오스 전압인 Δ 를 0.25V, 그리고 NMOS 문턱전압(V_{thn})을 0.5V로 설계 값을 예상한다면 전체 필요한 공급전압은 2.25V가 된다. 물론 설계 파라미터에 따라서 약간의 차이는 있을 수 있지만, 그림 2와 같은 회로를 공급 전압이 1V대(1V~2V이하)의 저전압 회로에 사용하기에는 적절하지 못하다.




그림 2. 캐스코드형 전류미러
Fig. 2 Cascode type current-mirror

따라서 본 논문에서는 이상과 같은 해석의 결과를 바탕으로 그림 1의 완전 균형 전류미러형 전류모드 적분기에 비해서 전류 이득과 단위이득 주파수를 증가시킬 수 있고, 그림 2에서 사용한 것처럼 저전압에 불리한 캐스코드 회로에 비하여 저전압 동작이 가능할 수 있도록 개선된 구조의 전류모드 적분기를 제안하고자 한다.

III. 제안된 선형 캐스코드 전류모드 적분기

그림 1의 완전 균형 전류미러형 전류모드 적분기에 대한 소신호 해석 결과 식들 중에서 단위이득 주파수(ω_0)를 나타내는 식(3)에서 단위이득 주파수를 확장할 수 있는 방법으로는 M1의 트랜스컨덕턴스(g_{m1}) 또는 출력 저항(r_{o1}) 값을 증가시키거나 적분 커패시터(C) 값을 감소시키는 방법이 있다.

이러한 방법 중에서 적분 커패시터를 감소시키는 방법은 적분기의 적분 특성 변화를 초래할 수 있고, 추후 적분기를 사용하여 필터를 구성할 때 필터의 차단주파수에도 영향을 미칠 수 있기 때문에 적절하지 않다. 결국, 전류미러형 전류모드 적분기의 단위이득 주파수를 증가시키기 위해서는 트랜스컨덕턴스 또는 출력 저항 값을 증가시켜야 한다. 또한 식(2)로부터 알 수 있듯이, 트랜스컨덕턴스 값의 증가는 결과적으로 전류 이득도 동시에 증가시킬 수 있게 된다.

따라서 본 논문에서는 적분 커패시터 값을 고정하여 사용하고 트랜스컨덕턴스 값을 증가시킴으로써 전류 이득 및 단위이득 주파수 특성을 동시에 증가시킬 수 있도록 선형 캐스코드 구조를 갖는 전류모드 적분기를 제안하였다.

제안된 선형 캐스코드 전류모드 적분기의 회로를 그림 3(a)에 나타내었고, 소신호 등가회로 해석을 위한 절반회로 등가회로를 그림 3(b)에 나타내었다.

제안된 선형 캐스코드 전류모드 적분기는 그림 2와 같은 캐스코드형 구조를 활용하였으나 1개의 캐스코드 회로를 제거하고 캐스코드된 회로는 포화영역이 아닌 선형영역에서 동작하는 구조이다. 이러한 구성을 통하여 제안된 적분기는 기존의 전류모드 회로에 비하여 저전압 회로에 응용하기에 매우 유리한 특성을 가질 수 있다.

그림 3(a)에서 M1~M6, 그리고 M10~M15는 포화 영역에서 동작하며 나머지 M7~M9와 M16~M18은 선형영역에서 동작하게 된다. 선형영역에서 동작하는 모든 MOS들은 $v_{DS} < v_{GS} - V_{th}$ 의 관계식을 만족함으로써 매우 적은 값의 Δv_{DS} 만을 필요로 한다.





그림 3. 제안된 선형 캐스코드 전류모드 적분기
(a) 회로, (b) 소신호 등가회로

Fig. 3 The proposed linear cascode current-mode integrator
(a) Circuit, (b) Small signal equivalent circuit

따라서 제안한 전류모드 적분기는 V_{dd} 와 접지에 3개의 직렬 MOS가 연결되어 있으나 실제로는 두 개의 MOS가 포화영역에서 동작하므로 2Δ 의 전압만을 필요로 한다.

이 때 앞 절에서 기존 회로를 분석한 방법과 같이 입·출력 동작전압 범위를 1V로 하고, 포화동작을 위한 최소 드레인-소오스 전압인 Δ 를 0.25V, 그리고

NMOS 문턱전압을 0.5V로 설계 값을 예상한다면 전체 필요한 공급전압은 1.5V가 된다.

제한한 적분기는 그림 1의 전류미러형 전류모드 적분기와 같은 저전압만을 필요로 하며 그림 2와 같은 캐스코드 전류미러 구조에 비해서는 ΔV_{th} 크기 만큼의 작은 전압 값을 가지므로 저전압 구조에 매우 유리한 구조이다.

제안된 선형 캐스코드 전류모드 적분기의 이득 및 주파수 특성을 해석하면 다음과 같다. 전류모드 적분기가 완전 대칭이고, 적분기를 구성하고 있는 모든 트랜지스터들이 전류미러를 구성하고 있으므로 키르히호프의 전류 법칙을 이용하면 다음과 같이 식(4)와 식(5)를 얻을 수 있다.

$$i_{in} + i_{out} = g_{m1}v_1 + \frac{v_1}{r_{o1}} + g_{m4}(v_1 - v_x) + \frac{v_1 - v_x}{r_{o4}} + sCv_1 + sC_{gd}(v_1 - v_2) \quad (4)$$

$$i_{out} = g_{m2}v_1 + \frac{v_2}{r_{o2}} + g_{m5}(v_1 - v_y) + \frac{v_2 - v_y}{r_{o5}} + sC_{gd}(v_2 - v_1) \quad (5)$$

소신호 등가회로 해석에서 DC 신호가 인가되는 v_x , v_y 를 접지로 가정하여 표현하면 다음과 같이 식(6)과 식(7)을 얻을 수 있다.

$$i_{in} + i_{out} = g_{m1}v_1 + \frac{v_1}{r_{o1}} + g_{m4}v_1 + \frac{v_1}{r_{o4}} + sCv_1 + 2sC_{gd}v_1 \quad (6)$$

$$i_{out} = g_{m2}v_1 - \frac{v_1}{r_{o2}} + g_{m5}v_1 - \frac{v_1}{r_{o5}} - 2sC_{gd}v_1 \quad (7)$$

여기서, $M1=M2$, $M4=M5$ 라 하면, $g_{m1} = g_{m2}$, $g_{m4} = g_{m5}$ 이고, $r_{o1} = r_{o2}$, $r_{o4} = r_{o5}$ 라 할 수 있어 입·출력 전류 관계식을 다음 식(8)로 정리할 수 있다.

$$\frac{i_{out}}{i_{in}} = \frac{g_{m1} + g_{m4} - \frac{1}{r_{o1}} - \frac{1}{r_{o4}} - 2sC_{gd}}{\frac{2}{r_{o1}} + \frac{2}{r_{o4}} + sC + 4sC_{gd}} \quad (8)$$

식(8)로부터 다음 식(9)를 얻을 수 있다.

$$\frac{i_{out}}{i_{in}} = A \frac{(1 - \frac{s}{z_1})}{(1 - \frac{s}{p_1})} \quad (9)$$

또한 극점 p_1 과 이득 A 는 식(10)과 식(11)과 같이 구할 수 있다.

$$p_1 = \frac{\frac{2}{r_{01}} + \frac{2}{r_{04}}}{C + 4C_{gd}} \quad (10)$$

$$A = \frac{g_{m1} + g_{m4} - \frac{1}{r_{01}} - \frac{1}{r_{04}}}{\frac{2}{r_{01}} + \frac{2}{r_{04}}} \quad (11)$$

따라서 제안된 선형 캐스코드 전류모드 적분기의 단위이득 주파수는 식(12)와 같이 얻을 수 있다.

$$\omega_0 = A \cdot p_1 = \frac{g_{m1} + g_{m4} - \frac{1}{r_{01}} - \frac{1}{r_{04}}}{C + 4C_{gd}} \quad (12)$$

표 1에 제안된 선형 캐스코드 전류모드 적분기의 이득 및 단위이득 주파수 특성을 기존의 전류미러형 전류모드 적분기의 특성과 비교하여 정리하였다. 제안된 전류모드 적분기가 기존의 전류미러형 전류모드 적분기에 비해 전류 이득 및 단위이득 주파수 특성이 개선되었음을 확인할 수 있다.

표 1. 제안된 선형 캐스코드 전류모드 적분기의 전류이득 및 주파수 특성

Table 1. Gain and frequency characteristics of the proposed linear cascode current-mode integrator

Type Parameter	current mirror current-mode integrator[10]	proposed linear cascode current-mode integrator
A	$\frac{g_{m1} - \frac{1}{r_{01}}}{\frac{2}{r_{01}}}$	$\frac{g_{m1} + g_{m4} - \frac{1}{r_{01}} - \frac{1}{r_{04}}}{\frac{2}{r_{01}} + \frac{2}{r_{04}}}$
ω_0	$\frac{g_{m1} - \frac{1}{r_{01}}}{C + 4C_{gd}}$	$\frac{g_{m1} + g_{m4} - \frac{1}{r_{01}} - \frac{1}{r_{04}}}{C + 4C_{gd}}$

IV. 시뮬레이션 결과 및 검토

기존의 적분기[10]와 제안된 적분기의 시뮬레이션은 파라미터와 트랜지스터 크기를 동일하게 설정하고 Hspice를 이용하여 실시하였다.

그림 4는 기존의 전류미러형 전류모드 적분기와 제안된 선형 캐스코드 전류모드 적분기의 이득과 단위이득 주파수를 비교하기 위한 시뮬레이션 결과를 보여주고 있다. 기존의 전류미러형 전류모드 적분기의 이득과 단위이득 주파수는 각각 43.7dB, 15.2MHz, 제안된 선형 캐스코드형 전류모드 적분기의 이득과 단위이득 주파수는 각각 47.8dB, 27.8MHz로 나타났다. 따라서 제안된 선형 캐스코드 전류모드 적분기가 기존의 전류미러형 전류모드 적분기에 비하여 이득 및 단위이득 주파수 특성이 개선되었음을 알 수 있다.




그림 4. 기존 적분기와 제안된 적분기의 특성 비교
Fig. 4 Characteristics comparison of the two integrators

제안된 선형 캐스코드 전류모드 적분기를 이용하여 채널선택 필터로의 동작 가능성을 확인하기 위해 제어 전압에 따른 이득 및 단위이득 주파수 특성을 그림 5에 나타내었다.




그림 5. 채널선택 제어 전압에 따른 제안된 전류모드 적분기의 이득 및 주파수 특성

Fig. 5 Gain and frequency response of the proposed current-mode integrator according to channel selection control voltage

또한 제안된 전류모드 적분기의 제어 전압을 0.05V 간격으로 증가하였을 때의 이득 값과 단위이득 주파수를 표 2에 정리하였다.

그림 5와 표 2의 결과에서 보는 바와 같이 채널을 선택하는 제어 전압을 0.45~0.65V까지 조정하게 되면 적분기 이득은 54.3~50.0dB, 단위이득 주파수는 3.15~13.9MHz까지 가변되어질 수 있어 각각의 통신 채널에서 요구되어지는 필터의 차단주파수에 비하여 최소 5 배 이상의 넓은 단위이득 주파수 특성을 얻을 수 있다.

표 2. 채널선택 제어 전압에 따른 제안된 전류모드 적분기의 특성값

Table 2. Characteristic values of the proposed current-mode integrator in according to channel selection control voltage

control voltage [V]	gain [dB]	unity gain frequency [MHz]	communication channel
0.45	54.3	3.15	Bluetooth
0.50	53.3	5.33	DECT
0.55	52.2	7.75	
0.60	51.3	10.2	
0.65	50.0	13.9	WCDMA

그림 6은 제안된 전류모드 적분기의 위상 특성을 나타낸 것으로 WCDMA 채널을 기준으로 시뮬레이션 하였을 때 위상 마진은 약 90°를 갖는다.

또한 그림 7은 제안된 전류모드 적분기의 시간해석 특성을 나타낸 것으로 입력에 0.1MHz, 1uA의 사인파형을 인가하여 얻어낸 출력 파형으로 입력 사인파형에 대해서 90° 위상차를 보여주고 있다.

시뮬레이션 결과에서 살펴본 바와 같이 제안된 전류모드 적분기 구조는 공급 전원 등에서 발생하거나 유입되는 잡음 등이 서로 상쇄되는 효과를 얻을 수 있는 차동 입·출력 형태이므로 신호의 왜곡 현상이 감소될 수 있고, 출력의 부하 구동 능력이 좋은 장점이 있다.




그림 6. 제안된 전류모드 적분기의 위상 특성
Fig. 6 Phase response of the proposed current-mode integrator




그림 7. 제안된 전류모드 적분기의 시간해석 특성
Fig. 7 Transient analysis of the proposed current-mode integrator

V. 결론

연속시간 전류모드 기저대역 채널선택 필터 설계를 위하여 기본 소자인 전류모드 적분기를 제안하였다. 제안된 전류모드 적분기는 CMOS 상보형 회로로 구성된 완전 차동 형태의 입·출력단으로 구성하여 극점으로 인한 영향을 최소화시켜 안정성을 증가시켰으며, 선형영역에서 동작하도록 캐스코드 트랜지스터를 추가하여 구성함으로써 이득과 단위이득 주파수 특성이 개선되었다.

시뮬레이션 결과를 통해 새로운 구조로 설계한 선형 캐스코드 전류모드 적분기는 저전압 동작, 전류 이득 및 단위이득 주파수 등 모두 만족할 만한 특성을 가지고 있음을 확인하였다.

참고 문헌

[1] Z. Song, H. Shin, and C. Kim, "The study about the bluetooth communication," The Journal of The Korea Institute of Electronic Communication Sciences, Vol. 2, No. 3, pp. 192-196, 2007.

[2] Z. Song, H. Shin, C. Kim, and Y. Shin, "The practical application of bluetooth media technology and outlook for development," The Journal of The Korea Institute of Electronic Communication Sciences, Vol. 1, No. 1, pp. 93-99, 2006.

[3] M. Kang, "Structure and performance analysis of a new long code MMSE detectors in a W-CDMA communication system," The Journal of The Korea Institute of Electronic Communication Sciences, Vol. 6, No. 2, pp. 163-170, 2011.

[4] M. A. Shaheen and M. N. El-Gamal, "Log-domain channel-select filters for multi-standard wireless receivers," Proceeding of IEEE ISCAS, Seattle, USA, pp. 3122-3125, 2008.

[5] N. Ghittori, A. Vigna, P. Malcovati, S. D'Amico, and A. Baschiroto, "Analog base-band channel for GSM/UMTS/WLAN/ Bluetooth reconfigurable multistandard terminals," Proceeding of IEEE ISCAS, Island of Kos, Greece, pp. 4301-4304, 2006.

[6] Z. Yang, T. Hinek, H. I. Cohen and A. E.

Hubbard, "Current-Mode Integrator for Voltage-Controlled Low Frequency Continuous-Time Filters," Electronics Letters, Vol. 39, No. 12, pp. 883-884, 2003.

[7] Y. S. Hwang, J. H. Lai and M. C. Chang, "Realization of Transistor-Only High-Order Current-Mode Filters," IEICE Trans. on Fundamentals, Vol. E88-A, No. 2, pp. 538-540, 2005.

[8] S. S. Lee, R. H. Zele, D. J. Allstot and G. Liang, "A Continuous-Time Current-Mode Integrator," IEEE Trans. on Circuits and Systems, Vol. 38, No. 10, pp. 1236-1238, 1991.

[9] S. S. Lee, R. H. Zele, D. J. Allstot and G. Liang, "CMOS Continuous-Time Current-Mode Filters for High-Frequency Applications," IEEE J. Solid-State Circuits, Vol. 28, No. 3, pp. 323-329, 1993.

[10] R. H. Zele and D. J. Allstot, "Low-Power CMOS Continuous-Time Filters," IEEE J. Solid-State Circuits, Vol. 31, No. 2, pp. 157-168, 1996.

저자 소개



김병욱(Byoung-Wook Kim)

1995년 전북대학교 전기공학과 졸업(공학사)

1997년 전북대학교 대학원 전기공학과 졸업(공학석사)

2009년 전북대학교 대학원 전기공학과 졸업(공학박사)

2009년 ~ 현재 (재)전북테크노파크 방사선영상 기술센터 선임연구원

※ 관심분야 : CMOS 이미지 센서 엑스선 영상 검출기, 무선 이동형 엑스선 영상 검출기



김대익(Dae-Ik Kim)

2002년~현재 전남대학교 전기전자통신컴퓨터공학부 교수

※ 관심분야 : VLSI 설계, 저전력 회로설계