• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.611-613
• /
• 2016

TCAD 시뮬레이션을 이용하여 소스영역으로 오버랩된(overlapped) 게이트를 가진 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 오버랩된 게이트 길이에 따른 터널링 전류 특성을 조사하였다. 터널링은 크게 라인터널링과 포인트 터널링으로 구분되는데, 라인터널링이 포인트터널링보다 subthreshold swing(SS), on-current에서 더 높은 성능을 보인다. 본 논문은 Silicon, Germanium, Si-Ge Hetero TFET구조에서 게이트 길이를 소스영역으로 오버랩될 경우에 포인트 터널링과 라인터널링의 효과를 조사해서 SS와 on-current에 최적합한 구조의 가이드라인을 제시한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.99-100
• /
• 2006

절연 게이트 바이폴라 트랜지스터 (Insuialed atc Bipolar Transistor : IGBT)는 높은 전류구동 능력과 높은 입력 임피던스 특성으로 인해 대전력 스위칭 소자로 널리 응용되고 있다. 특히, 대용량 모터 구동을 위해 응용되는 경우, 모터의 부하 특성상, 모터의 단락에 의한 단락 회로 (Short-circuit fault) 현상을 비롯한 클램핑 다이오드의 파손으로 인한 unclamped 유도성 부하 스위칭 (UIS) 상황에서 견딜 수 있도록 설계되어야 한다. 이를 위해, 이전 연구를 통해 Floating p-well을 600V급 IGBT에 도입함으로써 UIS 상황에서 IGBT가 견딜 수 있는 에너지(항복 에너지)륵 증가시키고 Floating p-weil 전압을 감지함으로써 단락 회로 상황에서 IGBT가 보호될 수 있도록 보호회로를 제안하고 검증하였다. 그러나 이 보호회로는 수평형 금속 산화막 반도체 전계 효과 트랜지스터 (Latcral MOSFET)로 제작됨으로써 보호회로 기능을 수행하기 위해서는 넓은 면적을 요구하였다. 또한, 정상적인 동작 상황에서 오류를 감지 (오류 감지: False detection)하는 동작으로 인해 추가적인 filter를 요구함으로써 보호회로 동작 속도를 감소시켰다. 이러한 단점을 해결하기 위해, 수평형 절연 게이트 바이폴라 트랜지스터 (Lateral IGBT : LIGBT)를 보호회로에 적용함으로써 LIGBT의 높은 전류 구동능력을 이용하여 기존 보호회로 면적의 30% 수준의 보호회로를 구현하였다. 또한, 구현된 보호회로는 오류 감지 현상을 제거함으로써 보호회로의 동작 속도를 개선하였다. 제안된 보호회로와 1200V급 IGBT는 7장의 마스크를 이용한 표준 수평형 IGBT 공정을 이용하여 제작되었으며, 특히, 전자빔 조사를 이하여 턴오프 속도를 개선함으로써 고속 스위칭에 적합하도록 최적화 되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.12-14
• /
• 2005

Inductively Coupled Plasma Chemical Vapor Deposition(ICP-CVD)를 이용하여 공정온도 $150^{\circ}C$에서 Nanocrystalline silicon (nc-Si) 박막을 증착하였다. 실험에서 헬륨(He)가스, 수소($H_2$)가스 그리고 헬륨(He)과 수소($H_2$)의 혼합가스로 희석한 사일렌($SiH_4$)을 반응가스로 이용하였다. 이 혼합가스는 3sccm의 사일렌($SiH_4$)에 헬륨(He)과 수소($H_2$)의 주입율을 20sccm에서부터 60sccm까지 변화시켜 조건을 달리하여 사용했다. 증착한 Nc-Si 박막을 X-ray diffraction (XRD)으로 분석하여 각각의 조건에 대한 Nc-Si 박막의 속성을 연구하였다. 헬륨(He) 또는 수소($H_2$) 혼합가스의 주입율이 커지면서 <111>과 <222>의 최고점(peak)이 더 높아졌으며 결정화 되지 않고 비결정질로 남아 있는 성장층(incubation layer)이 얇아졌다. 이 결과는 nc-Si를 증착할 때 사용한 수소($H_2$) 플라즈마와 헬륨(He) 플라즈마의 효과로 설명할 수 있다. 실험을 통해 ICP-CVD로 증착한 nc-Si 박막을 박막 전계효과트랜지스터 (TFT)에서 우수한 특성의 전자수송층(active layer)으로 사용할 수 있는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.481-485
• /
• 2003

25㎛ 두께의 폴리이미드 박핀 기판을 glass 기판에 부착하여 최대 온도 150℃에서 비정질 실리콘 TFT를 제작하였다. 본 논문은 plastic 기판 위에 TFT가 제작되는 공정 절차를 요약하고 glass 위에 제작된 TFT와 ON/OFF 전달특성과 전계효과 이동도를 서로 비교해 보았다. a-SiN:H 코팅층은 plastic 기판의 표면 거칠기를 감소시키는 중요한 역할을 하여 TFT의 누설전류를 감소시키고 전계효과 이동도를 증가시켰다. 따라서 a-SiN:H 코팅층을 이용하여 plastic 기판에 양철의 TFT를 제작하였다.

• 전자공학회논문지D
• /
• 제35D권6호
• /
• pp.46-53
• /
• 1998

저온 공정으로 제작되는 다결정 실리콘 박막 트랜지스터의 활성층을 이중 활성층(a-Si/a-SiN/sub x/)으로 제작하는 공정을 제안하고 다결정 실리콘 박막 트랜지스터를 제작하였다. 본 논문에서는 활성층의 아래쪽 실리콘 박막에 약간의 질소기를 첨가한 후 그 위에 순수한 비정질 실리콘 박막을 증착하여 엑시머 레이저의 에너지로 비정질 실리콘 박막을 결정화하여 사용하였다. 이중 활성층 (a-Si/a-SiN/sub x/)의 경우, 하부층의 NH₃/SiH₄ 유속비가 증가함에 따라, 상부 a-Si 층의 결정 성장이 촉진됨을 알 수 있었으나, n/sup +/ poly-SiN/sub x/ 층의 전도도 특성을 고려해 볼 때, NH₃/SiH₄ 유속비는 0.11의 상한치를 가짐을 알 수 있었다. 전계 방출 전류에 영향을 미치는 광학적 밴드갭의 경우, poly-Si 박막에 비해 증가하였으며, NH₃/SiH₄ 유속비가 0.11 이하에서도 0.1eV 정도의 증가를 보여, 이로 인하여 소자 제작시 전계 방출 전류가 억제될 것을 예상할 수 있다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1227-1234
• /
• 2013

1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.60.2-60.2
• /
• 2012

기술의 발전이 비약적으로 성장하면서, 소비자의 요구는 빠르게 변하고 있다. 전자 소자를 응용한 제품 시장은 매해를 거듭할 수록 빠른 속도로 성능을 향상시키고 있다. 이에 따라 디스플레이 시장에서 가장 큰 관심은 작은 화면에서도 높은 해상도를 요구하고, 수광형의 구동방식이 아닌 능동형 구동방식을 갖는 AMOLED (Active Matrix Organic Light Emitted Diode)를 선호하고 있으며, 빠른 응답속도 기반을 갖는 표시소자를 요구하고 있다. 제품 생산자들의 고민은 기존의 비정질 실리콘 기반의 LCD (Liquid crystal display) 구동소자와 공정을 이용하여 소비자의 욕구에 접근하기가 점점 어려워지고 있다. 최근 이러한 문제점을 해결하고자 하는 노력들중에서 산화물 반도체 재료와 이를 이용한 박막 트랜지스터 개발이 큰 관심을 갖고 있다. 최근 InGaZnO 산화물 반도체 재료는 기존의 비정질 실리콘 반도체 재료 보다 높은 전계 이동도(> $10cm^2/V.s$)를 보이고 있으며, 비정질 실리콘 박막 트랜지스터의 구조에서 산화물 반도체 재료의 대체만으로 효과가 보일 수 있어서 큰 연구가 진행되어져 왔다. 하지만, InGaZnO 산화물 박막 트랜지스터에 대한 소자를 AMOLED에 적용할 때, 기존의 LTPS (low temperature poly-slicon)에서는 발견되지 않았던 소자의 전계신뢰성과 이동도 한계가 문제로 제기되었다. 또한, Indium이라는 희소원소의 사용은 향후 공정 단가와 희소 물질에 대한 위협등에 의하여 새로운 산화물 반도체 재료에 대한 요구와 관심이 발생하고 있다. 본 발표에서는 기존의 산화물 반도체 재료에 대한 차세대 디스플레이인 AMOLED와 유연 디스플레이에 대한 응용 가능성을 발표할 예정이다. 또한 산화물 반도체 재료의 신뢰성 문제에 대한 해결방법으로 신규 산화물 반도체 재료에 대한 연구 방향과 indium-free 계열을 이용한 저원가 산화물 반도체 연구에 대하여 소개할 예정이다. 앞으로 산화물 반도체 재료에 대한 연구와 응용은 기존의 실리콘 반도체 틀을 벗어난 새로운 응용분야를 열어줄 수 있을 것으로 기대하고 있으며, 그 기대에 대한 몇가지 예를 통하여 재료와 소자의 응용 가능성을 논의할 예정이다.

• 대한전자공학회논문지
• /
• 제21권2호
• /
• pp.71-82
• /
• 1984

2차원 n-p-n 바이폴라 트랜지스터의 수치해석을 위한 프로그램(BIPOLE)을 개발하였다. 이 프로그램은 SRH와 Auger 재결합 기구들과 불순물 농도와 전계강도에 대한 운송자 이동도의 의존성과 밴드 갭 축소 효과들을 포함하고 있다. Poisson 방정식에는 Newton법을 또 정공과 전자의 연속 방정식에는 발산이론을 이용하여 여러가지 물리적인 제한없이 기본 반도체 방정식들에 대한 유한차분 공식들을 만들었다. 선형화된 방정식들의 계수 행렬은 희소 대칭 M 행렬이었는데 그 해를 구하기 위해 ICCG법과 Gummel의 알고리즘을 적용하였다. 이 프로그램 BIPOLE를 n-p-n 트랜지스터의 여러가지 정상 상태 문제에 적용시켰다. 그 응용의 보기로서 공통 에미터 전류이득의 변화, 에미터 용량에 대한 확산용량이 미치는 영향과 입출력 특성곡선들을 계산해 보았다. 전위 분포와 전자와 정공 농도분포와 같은 계산 결과를 3차원 컴퓨터 그래픽으로 도시하였다. 이 프로그램은 장차 2차원 트랜지스터의 교류 및 왜곡 현상의 수치해석의 기초로 이용될 것이며, 이 프로그램에 관심있는 모든 분들께 공급될 것이다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.83-87
• /
• 2023

전자 및 반도체 기술 분야에서는 Si를 대체할 혁신적인 반도체 소재 연구가 활발하게 진행 중이다. 그러나 대체 소재에 대한 연구는 진행 중이지만 2차원 물질을 채널로 사용하는 트랜지스터의 구성요소, 특히 기생 저항과 RF(고주파) 응용 프로그램과의 관계에 대한 연구는 매우 부족한 편이다. 본 연구는 이러한 부족한 부분을 메우기 위해 다양한 트랜지스터 구조에 중점을 두고 전기적 성능에 미치는 영향을 체계적으로 분석하였다. 연구 결과, Access 저항과 Contact 저항이 반도체 소자 성능 저하의 주요 요인 중 하나로 작용함을 확인하였으며, 특히 고도로 scaling down된 경우 그 영향이 더욱 두드러지는 것을 확인하였다. 고주파 RF 소자에 대한 수요가 계속해서 증가함에 따라 원하는 RF 성능을 달성하기 위한 소자 구조 및 구성 요소를 최적화하기 위한 가이드라인을 수립하는 것은 매우 중요하다. 본 연구는 2차원 물질을 채널로 사용하는 다음 세대 RF 트랜지스터의 설계 및 개발에 도움이 될 수 있는 구조적 가이드라인을 제공함으로써 이 목표에 기여할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.268-268
• /
• 2010

단일벽 탄소 나노튜브(SWCNT)는 그 뛰어난 전기적, 물리적 특성 때문에 반도체 공정에 있어서 중요한 p-type 채널 물질로 꼽히고 있다. 본 연구에서는 SWCNT를 성장하여 이를 이용한 전계효과 트랜지스터를 제작하고 또한, 부분적인 폴리머의 코팅으로 타입을 변화하는 연구를 보이고자 한다. Ferritin용액을 DI-water에 2000배 희석하여 SiO2 기판 위에 뿌린 뒤 Methanol을 이용하여 기판 표면에 촉매가 붙어있게 한다. 이 기판을 $900^{\circ}C$로 가열하여 유기물질을 제거한 뒤 화학 기상 증착(Chemical Vapor Deposition)방법으로 SWCNT를 성장하게 된다. 이렇게 성장된 SWCNT는 촉매의 농도에 비례하는 밀도를 가지게 되며 이 위에 전극을 증착하고 back-gate를 설치하여 FET를 제작한다. 메탈릭한 SWCNT는 breakdown 공정을 통하여 제거한 뒤, 전자 농도가 높은 NADH를 전체적으로 코팅을 한다. NADH는 기존의 다른 폴리머(polyethyleneimine: PEI)에 비교하여 코팅 후 전자 제공 효과가 크며 그 성질의 재현성이 높고 공기 중에서 안정성을 유지하는 능력이 있다. 이러한 NADH의 코팅으로 n-type으로의 SWCNT FET를 제작하였으며 type conversion 현상을 이용하면 국부적인 NADH의 코팅으로 homojunction-diode의 제작 등 다양한 소자의 제작에 적용될 것으로 예상한다.