• 제목/요약/키워드: 저전압

검색결과 1,395건 처리시간 0.03초

한전계통에서 저전압 부하차단의 기법 연구 (A Study for the application of UVLS in KEPCO System)

  • 이상호;강상희;이성진;오화진;장병태
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 추계학술대회 논문집 전력기술부문
    • /
    • pp.10-13
    • /
    • 2003
  • 계통에 발생하는 불안정 현상을 억제하기 위한 방법으로 저주파수 부하차단과 저전압 부하차단이 있다. 저전압 부하차단은 저주파수 부하차단에 비해 지역적 특성이 강하기 때문에 일반적인 기준이 제시되어 있지 않다. 본 논문에서는 정적 모의를 통하여 저전압 기준치를 결정하는 기법을 제안하고 동적 모의를 통하여 이를 검증하고 시지연값도 결정하도록 하였다.

  • PDF

저전압 DRAM 회로 설계 검토 및 제안 (Reviews and proposals of low-voltage DRAM circuit design)

  • 김영희;김광현;박홍준;위재경;최진혁
    • 대한전자공학회논문지SD
    • /
    • 제38권4호
    • /
    • pp.9-9
    • /
    • 2001
  • 반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

다양한 국가의 계통 코드를 만족하는 LVRT 알고리즘 검증용 3상 저전압 발생장치 (Three Phase Voltage Sag Generator for LVRT Algorithm Verification with LVRT Requirements of Various Grid Codes)

  • 이종필;이경준;신동설;김태진;유동욱;조동환
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.149-150
    • /
    • 2013
  • 본 논문에서는 계통 이상 시 요구되는 대용량 분산발전용 계통연계형 PCS의 LVRT(Low Voltage Ride Through) 알고리즘을 시험하기 위한 저전압발생장치를 제안한다. 제안한 저전압 발생장치는 변압기 tap 변경 방식을 적용하여 원하는 시점과 전압레벨에 저전압 조건을 만들 수 있는 시스템을 구성하고 대용량 확장성을 고려하여 모든 나라의 LVRT 계통 코드를 만족 할 수 있다. 제안한 저전압 발생 시스템의 나라별 LVRT 코드 발생 특성을 살펴보고 10kVA급 저전압발생 시스템을 통해 유용성을 확인한다.

  • PDF

FET 문턱전압 특징을 이용한 전원입력단용 단일전원 이상전원 검출회로 (Abnormal Voltage Detection Circuit with Single Supply Using Threshold of MOS-FET for Power Supply Input Stage)

  • 원주호;고형호
    • 전자공학회논문지
    • /
    • 제53권11호
    • /
    • pp.107-113
    • /
    • 2016
  • 전원입력단에 사용되는 회로는 입력전원만을 사용할 수가 있다. 일반적인 전자회로는 입력전원을 이용하는 전압변환기에 의해 생성되는 2차전원을 이용하게 된다. 하지만 전원입력단의 저전압 및 과전압에 의한 고장에 대비하기 위한 보호회로는 2차 전원을 사용할 수가 없기 때문에, 입력전원만을 이용해서 구현이 되어야 한다. MOS FET의 문턱전압 특성을 이용한 저전압/과정압 검출회로는 50V 입력전압만을 이용해서, 정상적인 전압범위를 벗어나는 저전압/과전압 현상을 정상적으로 검출할 수가 있고, 기존의 Zener diode만으로 보호만 가능했던 것을 검출이 가능하게 되었고, 이상전압검출회로의 동작의 정확도를 결정하는 기준전압은 환경조건 등에 의해서 발생할 수 있는 모든 변수를 고려하면 최악조건 해석상으로 8.4%에서 2.5%로 향상되었다.

높은 Q값을 갖는 저전압 능동 CMOS 인덕터 (A Low-voltage Active CMOS Inductor with High Quality Factor)

  • 유태근;홍석용;정항근
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.125-129
    • /
    • 2008
  • 본 논문에서는 Q값(Q-factor)을 증가시킬 수 있는 저전압 능동(active) CMOS 인덕터를 제안하고 설계하였다. Q값을 증가시키기 위한 방법으로 저전압 능동 CMOS 인덕터에 피드백 저항을 삽입하여 등가적인 인덕턴스와 Q값을 증가시켰다. 저전압 능동 CMOS 인덕터는 0.18um 표준 CMOS 공정으로 설계하였으며 모의실험은 애질런트사의 ADS 시뮬레이터를 이용하였다. 모의 실험결과 설계된 피드백 저항을 삽입한 저전압 능동 CMOS 인덕터는 4GHz에서 1.5nH의 인덕턴스와 최대 3000이상의 Q값을 가졌고 소비전력은 5.4mW였다.

저 전압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계 (Design of a Low-Power Parallel Multiplier Using Low-Swing Technique)

  • 김정범
    • 정보처리학회논문지A
    • /
    • 제14A권3호
    • /
    • pp.147-150
    • /
    • 2007
  • 본 논문에서는 작은 점유면적과 저 전력 소모 특성을 갖도록 CPL(Complementary Pass-Transistor Logic) 논리구조의 전가산기에 저 전압 스윙 기술을 적용하여 16$\times$16 비트 병렬 곱셈기를 설계하였다. 회로구성상 CPL 논리구조는 CMOS 논리구조에 비해 NMOS 트랜지스터만을 사용하기 때문에 작은 면적을 소비한다. 저 전압 스윙 기술은 회로에 공급되는 전압보다 낮은 전압 레벨에서 출력 동작을 하여 전력 소모를 감소시키는 기술이다. 본 논문에서는 전가산기의 출력 단에 사용되는 인버터에 저 전압 스윙 기술을 적용하여 저 전력 소모 특성을 갖는 16$\times$16 비트 병렬 곱셈기를 설계하였다 설계한 회로는 17.3%의 전력 소모 감소와 16.5%의 전력소모와 지연시간의 곱(Power Delay) 감소가 이루어졌다.

태양광전원이 연계된 배전계통의 최적전압운용 알고리즘 개발 (A Study on Optimal Voltage Algorithm for Distribution System Interconnected with Photovoltaic System)

  • 손준호;노대석
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2010년도 춘계학술발표논문집 1부
    • /
    • pp.67-70
    • /
    • 2010
  • 국가차원의 신 재생에너지 활성화 방안에 따라 태양광, 풍력발전 등의 대규모 분산전원 단지의 도입이 이루어지고 있으며, 현재 배전계통의 전압조정 방법은 배전용 변전소의 부하시 탭 절환기(Under Load Tap Changer, 이하 ULTC)와 배전선로의 선로전압조정장치(Step Voltage Regulator, 이하 SVR)로 수용가에 규정전압(220${\pm}$6%)을 만족시키는 전압을 공급한다. 하지만 대규모의 태양광, 풍력 등의 분산 전원이 배전계통에 도입되는 경우, 전력품질[과전압/저전압]의 문제가 발생된다. 본 논문에서는 부하율에 따라 변화된 LDC 정정치를 적용 및 시뮬레이션을 통한 수용가 직하 및 말단의 규정전압(220${\pm}$6%) 즉 207V이하의 저전압, 233V이상의 과전압 여부를 검증함으로써 전력품질을 유지 할 수 있는 태양광전원이 연계된 배전계통의 최적전압운용 알고리즘을 개발하였다.

  • PDF

저 전압동작을 위한 내장형 EPROM회로설계 (Design of the Embedded EPROM Circuits Aiming at Low Voltage Operation)

  • 최상신;김성식;조경록
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.421-430
    • /
    • 2003
  • 본 논문에서는 MCU에 내장된 EPROM의 저 전압 동작을 위한 새로운 회로구조를 제안하였다. MCU에 내장된 EPROM은 일반적으로 마스크 롬에 비해 저 전압 특성이 떨어지며, 배터리를 사용하여 전원전압이 시간이 경과할수록 감소하는 응용분야에서는 마스크 롬을 내장한 MCU와 대체가 되지 않는 문제가 발생한다. 본 논문에서는 EPROM의 저 전압 동작을 위해 전원전압이 특정전압이하로 낮아지면 이를 검출하여 EPROM의 워드라인의 전압을 승압시키는 회로와 기준 셀을 사용하지 않고 전류를 감지하는 센스앰프를 제안하여 저 전압 특성이 30%이상 개선된 1.5V에서 동작하는 EPROM 내장 MCU를 설계, 구현, 검증하였다.

플라즈마 디스플레이용 구동회로의 저전압화 모델 구현 (Lew-voltage level of Driving Model for AC-PDP)

  • 김성훈;장윤석;최진호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.164-166
    • /
    • 2003
  • 플라즈마 디스플레이용 구동회로에서는 현재 160V의 높은 전압을 이용하고 있다. 이러한 높은 공급전압을 사용하기 위해서는 낮은 전압의 경우보다 높은 단가의 스위칭 소자를 사용할 수 밖에 없다. 따라서 플라즈마 디스플레이 시스템의 가격을 결정하는 데 중요한 요인으로 분석하고 있다. 본 논문에선 이러한 점을 고려하여 공급전압의 저전압화를 위한 한가지 모델을 제시한다. 먼저 본 논문에서 제시한 저전압화 모델을 컴퓨터 시뮬레이션을 통하여 그 가능성을 확인한다. 다음에 실제 시판되고 있는 스위칭 소자를 이용하여 모델의 현실성을 검토한 결과를 제시하여 본 논문에서 제시한 저전압화 모델의 실효성을 입증한다.

  • PDF

저전압 스마트 배전시스템을 위한 Quasi Z-소스 AC-AC 컨버터 (A Quasi Z-Source AC-AC Converter for Low Voltage Smart Distribution System)

  • 유대현;엄준현;정영국;임영철
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.273-274
    • /
    • 2013
  • 본 논문에서는 저전압 스마트 배전시스템을 위한 Quasi Z-소스 AC-AC 컨버터를 제안하였다. 제안된 시스템은 Quasi Z-소스 AC-AC 컨버터의 교류 입력 전압에 대하여, 동상의 출력 전압을 부스트 하고, 역상의 출력 전압을 벅-부스트하는 고정 주파수 가변 전압 VVCF(Variable Voltage Constant Frequency)의 출력특성을 가지고 있다. 또한 Quasi Z-소스 AC-AC 컨버터의 shoot-through 스위치 단에 벅-컨버터를 연결하여 Quasi Z-소스 AC-AC 컨버터의 동작과 함께 저압의 직류 전압을 출력 할 수 있다. PSIM 시뮬레이션과 실험에 의하여, 제안된 시스템이 동상 부스트 모드로 동작하는 경우, PI 제어된 벅 컨버터에 의하여 직류 전압을 출력할 수 있음을 확인하였다.

  • PDF