정보처리학회논문지A (The KIPS Transactions:PartA)

한국정보처리학회 (Korea Information Processing Society)
권호 표지
DOI QR코드

DOI QR Code

저 전압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계

Design of a Low-Power Parallel Multiplier Using Low-Swing Technique

  • 김정범 (강원대학교 전기전자공학부)
  • 발행 : 2007.06.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 작은 점유면적과 저 전력 소모 특성을 갖도록 CPL(Complementary Pass-Transistor Logic) 논리구조의 전가산기에 저 전압 스윙 기술을 적용하여 16$\times$16 비트 병렬 곱셈기를 설계하였다. 회로구성상 CPL 논리구조는 CMOS 논리구조에 비해 NMOS 트랜지스터만을 사용하기 때문에 작은 면적을 소비한다. 저 전압 스윙 기술은 회로에 공급되는 전압보다 낮은 전압 레벨에서 출력 동작을 하여 전력 소모를 감소시키는 기술이다. 본 논문에서는 전가산기의 출력 단에 사용되는 인버터에 저 전압 스윙 기술을 적용하여 저 전력 소모 특성을 갖는 16$\times$16 비트 병렬 곱셈기를 설계하였다 설계한 회로는 17.3%의 전력 소모 감소와 16.5%의 전력소모와 지연시간의 곱(Power Delay) 감소가 이루어졌다.

This paper describes a new low-swing inverter for low power consumption. To reduce a power consumption, an output voltage swing is in the range from 0 to VDD-2VTH. This can be done by the inverter structure that allow a full swing or a swing on its input terminal without leakage current. Using this low-swing voltage technology, we proposed a low-power 16$\times$16 bit parallel multiplier. The proposed circuits are designed with Samsung 0.35$\mu$m standard CMOS process at a 3.3V supply voltage. The validity and effectiveness are verified through the HSPICE simulation.. Compared to the previous works, this circuit can reduce the power consumption rate of 17.3% and the power-delay product of 16.5%.

키워드

참고문헌

  1. A. Rioub and O. Koufopavlou, 'Low-Power Domino Logic Multiplier Using Low-Swing Technique', in Proceeding of IEEE International Conference on Electronics, Circuits and Systems, vol.2, pp.45-48, 1998 https://doi.org/10.1109/ICECS.1998.814819
  2. S. H. Yang, M. K Lee and Kyoung-Rok Cho,. 'Small-Swing Domino Logic for Low Power Consumption.' in Proceeding of SPIE MicroElectronics, pp.I64-167, 2003 https://doi.org/10.1117/12.544524
  3. Jang Hee Kang and Jeong Beam Kim, 'Design of a low power CVSL full adder using low-swing technique', in Proceeding of IEEE International Conference on Semiconductor Engineering, pp.247-251, 2004 https://doi.org/10.1109/SMELEC.2004.1620880
  4. Jyh-Ming Wang, Sung-Chuan Fang, and Wu-Shiung Fang, 'New Efficient Design for XOR and XNOR Functions on the Transistor Level', IEEE Journal of Solid-State Circuits, Vol.29, No.7, July 1994 https://doi.org/10.1109/4.303715
  5. Reto Zimmermann and Wolfgang Fichtner, Fellow, IEEE, 'Low-Power Logic Styles: CMOS Versus Pass-Transistor Logic', IEEE Journal of Solid-State Circuits, Vol.32, No.7, July 1997 https://doi.org/10.1109/4.597298
  6. Issam S. Abu-Khater, Abdellatif Bellaouar, and M. I. Elmasry, 'Circuit Techniques for CMOS Low-Power High-Performance Multipliers', IEEE Journal of Solid-State Circuits, Vol.31, No.10, October 1996 https://doi.org/10.1109/4.540066
  7. Shivaling S, Mahant-Shetti, Poras T, Balsara, 'High Performance Low Power Array Multiplier Using Temporal Tiling'. IEEE Transactions on Very Large Scale Integration(VLSI) System. Vol.7, No.1, March 1999 https://doi.org/10.1109/92.748208