• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2013년도 제48차 하계학술발표논문집 21권2호
• /
• pp.261-263
• /
• 2013

본 논문에서는 회로 구현 디바이스에 따른 저전력 알고리즘을 제안한다. 제안한 알고리즘은 회로를 구현할 디바이스의 면적과 동작 주파수를 고려하여 저전력의 회로를 구현할 수 있는 방법이다. 저전력의 회로를 구현하기 위해 우선 구현하고자 하는 회로를 구성하고 있는 라이브러리들 중에서 최소의 면적을 가지고 있는 라이브러리들을 선택한다. 선택된 라이브러리들의 면적과 지연시간을 이용하여 회로 구현 대상 소자의 면적에 따라 필수 라이브러리들의 면적을 제외한 나머지 면적에 대해 복제가 가능한 라이브러리들의 수를 구한다. 최대의 지연시간을 가지고 있는 라이브러리부터 면적에 따라 차례로 복제를 수행하여 회로 전체의 수행시간을 감소시킨다. 회로 구현의 라이브러리들과 수가 결정되면 회로 동작이 허용하는 범위내에서 주파수를 조절하여 최소의 소모 전력을 갖는 회로를 구현한다. 본 논문에서는 제안한 알고리즘의 효율성을 입증하기 위해 RT 라이브러리를 이용하여 회로를 구현하여 비교 실험을 수행하였다. 실험결과 8.3%의 소모 전력이 감소된 결과를 나타내어 제안한 알고리즘의 우수성이 입증되었다.

• 한국컴퓨터정보학회논문지
• /
• 제11권2호
• /
• pp.1-6
• /
• 2006

본 논문에서는 CPLD를 고려한 RTL 바인딩과 저전력 기술 매핑 알고리즘에 대해 제안하였다. HDL로 기술된 회로에 대해 스케줄링을 수행한 후 모듈 연산 간격을 고려하여 합당한 모듈을 선택하여 할당을 수행한다. 할당을 수행한 후 회로를 구현할 CPID를 선택한다. 할당된 결과의 모듈을 CPLD 내부의 CLB의 맞도록 부울식을 분할하여야 한다. 이때 구현하고자 하는 CPLD를 구성하고 있는 CLB에 맞도록 저전력 기술 매핑 알고리즘을 수행하여 저전력의 회로를 구현할 수 있는 알고리즘을 제안하였다. 16비트 FIR 필터로 실험한 결과 알고리즘을 적용하기 전보다 작은 크기의 CPLD로 회로 구현이 가능하였으며, 가산기의 경우 알고리즘을 적용하지 않았을 때 내부 사용율은 8.45%이었으나 알고리즘 적용한 결과 61.88%로 내부 사용율이 증가되었다. 소모 전력에서도 알고리즘을 적용한 후 에 소모 전력이 약 43% 감소되는 결과를 나타내었다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2013

본 논문은 효율적인 CPLD 저전력 알고리즘을 제안하였다. 제안한 알고리즘은 DAG를 이용한 그래프 분할 방식을 적용하였다. 주어진 회로를 DAG로 표현한 후 각각의 노드의 값을 설정하여 회로를 구현하고자 하는 CPLD의 구성 요소에 맞도록 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터의 OR 텀수와 입력 변수의, 출력 변수의 수를 고려하여 매핑 가능 클러스터의 소모 전력 값을 구한다. 생성된 매핑 가능 클러스터와 소모 전력 값을 고려하여 소모전력이 최소가 되는 매핑 가능 클러스터를 선정하여 회로를 구현한다. 실험은 [9]와 비교하였으며, 소모전력이 감소되어 알고리즘의 효율성이 입증되었다. 논문에서는 소모 전력을 위한 FPGA 알고리즘을 제안하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 춘계학술발표대회
• /
• pp.123-126
• /
• 2011

저전력 운전을 위해 정렬 알고리즘을 대상으로 알고리즘 복잡도와 에너지 소모 관련성을 분석하고 전력 효율을 향상시키도록 알고리즘을 수정 개발하여 실험하였다. 얻어진 결과는 향후 그린컴퓨팅 실현에 활용하고자 한다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.110-120
• /
• 2016

인체 삽입형 뇌 신경자극기는 소비전력에 있어서 효율적인 구조로 설계되어야 한다. 이들 자극신호는 파형이 단순하고, MCU(micro controller unit)의 대기시간은 실행시간보다 훨씬 긴 특성을 가짐에도 불구하고, 이러한 특성을 고려한 저전력 설계가 되어 있지 않다. 본 논문에서는 자극신호 특성에 기반하는 저전력 알고리즘을 제안한다. 또한 뇌 신경자극기 S/W, NMS(neuro modulation simulation)의 설계 및 구현 결과도 제시한다. 저전력 알고리즘 구현을 위해, 기존 뇌 신경자극기 프로그램의 함수별 수행(running) 시간을 분석하여, 실행(execution) 시간과 대기(waiting) 시간을 도출하였다. 그리고 AM-LPM(active mode-low power mode) 전환시간을 추정하여 저전력 알고리즘 구현에 반영하였다. 본 논문에서 제안하는 저전력 알고리즘은 자극신호의 특성을 이용하여 출력을 다수의 구간으로 분할하고, MCU를 구간별 AM 또는 LPM으로 운용한다. 제안하는 알고리즘의 검증을 위해, 외부 제어프로그램을 개발하여 알고리즘의 동작상태를 확인하였고, 오실로스코프를 이용하여 출력신호의 정확성을 확인하였다. 검증 결과, 제안하는 저전력 알고리즘을 적용할 경우, 기존 뇌 신경자극기 대비 소모전류를 76.31% 감소시킴을 확인 할 수 있었다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.59-64
• /
• 2013

본 논문에서는 태스크에 따른 저전력 알고리즘을 제안하였다. 태스크는 시스템의 작업 수행에 필요한 프로세서의 내부와 외부의 자원을 의미한다. 태스크에 따라 저전력 회로를 구현하기 위해서는 각각의 태스크에 대한 생존시간과 호출횟수를 분석한다. 회로 전체의 소모 전력을 감소하기위해서는 소모 전력이 가장 높은 태스크의 소모 전력을 우선 줄여 저전력 회로를 구현할 수 있다. 따라서 소모 전력이 최대인 태스크를 우선 선별하여야 한다. 소모 전력이 최대인 태스크는 태스크의 생존시간과 호출횟수를 고려하여 순위를 선정한다. 태스크의 생존시간이 길면서 호출횟수가 많은 태스크의 경우 가장 큰 소모 전력을 발생시키는 태스크이므로 소모 전력을 감소시킬 최우선 순위가 된다. 소모 전력이 최대인 태스크로부터 생존 시간과 호출횟수를 이용하여 저전력 회로로 구현하기 위한 주파수를 결정하여 회로 전체의 소모 전력을 감소시킨다. 또한, 생존 시작 시간에서 생존 마지막 시간까지 계속해서 최소의 소모 전력으로 태스크를 유지시켜 전체 소모 전력을 감소시킨다. 실험 결과 [7] 알고리즘에 비해 5.43%의 전력 소모가 감소된 결과를 나타내었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권5호
• /
• pp.315-321
• /
• 2009

U-city 등에서 원격 디지털 수도 검침 시스템의 수요가 증가하고 있다. 디지털 수도 미터는 센서의 종류에 따라 다양한데 홀센서를 사용한 방식은 정밀도가 높다는 장점이 있으나 기존의 알고리즘은 전력소모가 큰 것이 단점이다. 본 논문에서는 정밀도를 유지하면서 저전력 소모를 추구하는 센싱 알고리즘을 제시한다. 우리의 방식은 물의 사용 여부를 정밀도는 떨어지나 전력소모가 작은 홀센서를 이용하여 센싱하는 것이다. 물이 사용되기 시작하면 정밀도가 높은 홀 센서를 사용하여 사용량을 계측한다. 우리의 알고리즘이 기존의 방식보다 전력소모를 2배 가량 줄일 수 있음을 분석을 통하여 보였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2020년도 제62차 하계학술대회논문집 28권2호
• /
• pp.327-328
• /
• 2020

본 논문에서는 저전력 저비용 임베디드 환경에서 PCB 검사 기법을 제안한다. 특히, IC 미삽에 대한 검출 알고리즘을 제안하고 실험한다. 고사양의 컴퓨팅 시스템에서는 CNN과 같은 딥러닝 뉴럴 네트워크를 사용하여 특별한 알고리즘을 고려하지 않아도 대규모의 데이터를 입력함으로써 모델을 완성하고 이를 통해 PCB 검사를 수행할 수 있다. 그러나 데이터의 양이 충분하지 않거나 충분한 전력과 비용을 투입하지 못하는 임베디드 환경에서는 각 부품에 따른 컴퓨터 비전 알고리즘이 필요하다. IC의 경우 타부품에 비하여 형태가 직사각으로 정형화 되있으며 색상도 균일한 특징을 가지고 있기에 미삽에 대한 검출이 가능하다. 베어보드(Bare Board)의 색상과 IC 부품의 색상이 확연히 다를 경우에는 RGB 픽셀을 카운트 하는 히스토그램 카운팅 알고리즘만으로 검출이 가능하다. 베어보드의 색삭과 IC의 색상이 유사할 경우에는 베어보드의 핀 혹은 홀의 형태를 감지하여 검출이 가능하다. 본 논문에서는 베어보드의 색상와 IC의 색상이 같을 경우에 다를 경우를 나누어 미삽 검사를 수행하고 그 정확도를 확인한다.

• 정보처리학회논문지A
• /
• 제19A권1호
• /
• pp.17-22
• /
• 2012

모바일 시장 및 소형 전자기기 시장의 발달에 따라 고성능 프로세서에 대한 요구 또한 커지게 되었다. 재구성형 프로세서(CGRA)는 고성능과 저전력 소모를 동시에 만족시키는 프로세서로 ASIC의 고성능 저전력을 대체하면서도 하드웨어를 쉽게 재디자인 할 수 있도록 구성된 프로세서이다. 어플리케이션의 구조에 따라 CGRA의 전체수행시간이 프로세서 자체의 수행시간보다 데이터의 전송시간에 종속되는 경우가 있다. 이 논문에서는 데이터 전송시간에 따라 수행에 사용되는 자원을 최적화 함으로써 전력소모를 줄이는 매핑 알고리즘을 제안하였다. 제안된 알고리즘을 사용한 경우, 기존의 방식보다 최대 73%, 평균 56.4%의 전력소모를 줄일 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2016년도 춘계학술발표대회
• /
• pp.972-974
• /
• 2016

최근 전 세계적으로 IoT(Internet of Things) 기술이 활발히 연구되고 있다. IoT 환경은 임베디드나 센서 등의 시스템에 적용되는 경우가 많다. 그 특성으로 인해, 적용된 장치들은 경량화되기 때문에 통신을 위한 프로토콜로 UDP 기반 프로토콜을 많이 사용한다. UDP 기반 프로토콜은 TCP 기반 프로토콜보다 보안 기능이 미비하므로 UDP 상에서도 보안 기능을 제공해 줄 수 있는 DTLS(Datagram Transport Layer Security)가 권고된다. 하지만 DTLS는 저전력 IoT 환경을 고려하여 만들어진 프로토콜이 아니다. 그래서 저전력 IoT 환경에서 사용하기에는 힘들다. 하지만 HIGHT(HIGh security and light weigHT) 알고리즘을 사용하면 보안적인 측면을 고려하면서도 DTLS의 알고리즘인 AES(Advanced Encryption Standard)의 높은 에너지 소모량이 해결된다. 본 논문에서는 보안 측면을 고려하면서 에너지 효율까지 고려한 KISA(Korea Internet & Security Agency, 한국인터넷진흥원)의 HIGHT 암호화 알고리즘을 기반으로 DTLS를 경량화하여 저전력 기기에서 적용할 수 있는 방안을 제안한다.