• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.21-32
• /
• 2006

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 춘계학술발표대회
• /
• pp.532-535
• /
• 2008

내장형 시스템에서 캐시 메모리는 시스템의 성능과 전력 소모에 매우 큰 비중을 차지한다. 일반적인 내장형 시스템에 적용되는 집합 연관 구조 캐시는 모든 웨이에 전력을 공급해야 하므로 전력 소모 효율성이 매우 낮다. 이러한 단점을 보완하기 위해 순차 접근 캐시는 데이터가 존재하는 하나의 캐시만 항상 전력을 공급하게 하는 구조를 제안하지만 모든 작업에 1사이클이 더 소모되는 단점을 갖는다. 캐시 웨이 예측 기법은 적중 시 1사이클의 시간에 1개의 웨이에 만 전력을 공급하게 하는 최상의 구조를 갖지만 적중 실패 시 일반적인 집합 연관 구조보다 1사이클이 더 소모되고 똑같은 전력 소비를 가져오는 단점을 갖는다. 본 논문에서는 이 두 구조의 절충안을 통해 데이터 적중 시 웨이 예측 기법과 같은 성능을 가지며 실패 시에도 순차 접근 캐시와 동일한 성능을 보이는 새로운 내장형 시스템을 위한 저전력 캐시 구조를 제안한다.

• 정보처리학회논문지D
• /
• 제18D권3호
• /
• pp.197-204
• /
• 2011

방송 신호를 수신하여 TV 등의 디스플레이 장치로 전달하는 셋톱박스는 다른 가전과는 다르게 대기모드, 즉 저전력모드가 존재하지 않는다. 이는 기술적 제약과 운용상의 이유로 인한 것이다. 현재 셋톱박스의 전원을 리모컨으로 끄면 방송을 시청하는 온모드 대비 80~90%의 높은 소비전력을 보인다. 이는 1W 미만으로 동작하는 다른 가전에 비해 월등히 높은 것이다. 국내 및 해외 선진국들은 셋톱박스의 에너지 효율을 높이고자 하는 정책을 시행하고 있다. 본 논문에서는 셋톱박스의 에너지 효율을 개선하고자 저전력 셋톱박스를 설계하고 진행 중인 개발에 대해 기술한다. 저전력 모드를 지원하는 SoC, 전원 모드를 구분하여 동작하도록 하는 시스템 하드웨어 및 소프트웨어, 그리고 방송사와의 연동을 통한 전원관리를 이루는 미들웨어 등이 핵심 개발 내용이다. 그리고 이를 통해 이룰 수 있는 에너지 소비 절감 효과를 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제18권9호
• /
• pp.11-19
• /
• 2013

프로세서와 메모리 시스템 사이의 속도 차이를 완화하기 위하여 오늘날의 컴퓨터 시스템은 대부분 캐시 시스템을 사용하고 있다. 하지만 소비 전력 측면에서 캐시 메모리는 전체 시스템 측면에서 큰 비중을 차지한다. 본 논문에서는 캐시 시스템의 전력을 줄이는 방안 가운데 하나로 지역 버퍼와 주소 압축을 통한 저전력 캐시 설계 기법을 제안한다. 주소 압축을 위해 사용되는 부분태그 캐시는 전력 소모량을 최소화하기 위해서 전체 태그를 쓰기보다는 태그의 작은 부분을 사용함으로써 소비 전력을 줄이도록 하는 기법이다. 본 논문에서는 기존의 여러 주소 압축 캐시 연구에서의 문제점들을 분석하여 그것을 보완할 수 있는 새로운 기법을 제안한다. 제안된 기법은 지역성이 높은 내장형 응용프로그램의 특징을 활용한 것으로, 지역 버퍼와 지역 실패 버퍼를 활용한 새로운 형태의 캐시 주소 압축 기법이다. 모의실험 결과, 제안된 기법은 전체적인 성능의 감소 없이 평균 18%의 에너지 감소를 보였다.

• 정보처리학회논문지A
• /
• 제14A권3호
• /
• pp.147-150
• /
• 2007

본 논문에서는 작은 점유면적과 저 전력 소모 특성을 갖도록 CPL(Complementary Pass-Transistor Logic) 논리구조의 전가산기에 저 전압 스윙 기술을 적용하여 16$\times$16 비트 병렬 곱셈기를 설계하였다. 회로구성상 CPL 논리구조는 CMOS 논리구조에 비해 NMOS 트랜지스터만을 사용하기 때문에 작은 면적을 소비한다. 저 전압 스윙 기술은 회로에 공급되는 전압보다 낮은 전압 레벨에서 출력 동작을 하여 전력 소모를 감소시키는 기술이다. 본 논문에서는 전가산기의 출력 단에 사용되는 인버터에 저 전압 스윙 기술을 적용하여 저 전력 소모 특성을 갖는 16$\times$16 비트 병렬 곱셈기를 설계하였다 설계한 회로는 17.3%의 전력 소모 감소와 16.5%의 전력소모와 지연시간의 곱(Power Delay) 감소가 이루어졌다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.574-576
• /
• 2004

임베디드 시스템에서 입출력에서 소모되는 전력양은 상당한 수준이다. 입출력 장치에서의 수행되는 타스크의 순서를 정하여 전체적으로 입출력 장지에서의 휴식 시간을 최대한 많이 허락하는 기법이 필요하다. 기존의 연구는 입출력 장치 소비 전력 최소화를 위한 타스크 스케줄링 문제를 단순한 지협적인 휴리스틱에 기반하여 풀었다. 본 연구는 기존의 연구에서의 방법과는 달리 최적의 해를 내는 해법을 제시한다. 구체적으로 시간 제약 조건을 가진 저전력을 위한 타스크 스케줄링 문제를 ILP (integer linear programming) 기법을 적용하는 방법을 제시한다. 본 연구는 또한, 실험을 통해 주어진 시간 안에 최적의 해를 구하는 문제의 크기를 판단하는 기준을 제시할 수 있다는 의의를 가진다.

• 방송공학회논문지
• /
• 제17권2호
• /
• pp.284-294
• /
• 2012

본 논문은 OLED 디스플레이를 위한 저전력 화질 개선 기법을 제안한다. 제안하는 알고리즘은 영상의 대조비를 향상하면서 동시에 OLED 디스플레이의 소비 전력을 감소하는 변환을 선형 변환 함수에 기반하여 유도한다. 또한 영상의 지역적 특성을 고려하여 블록 단위로 변환 함수를 적용하여 영상의 지역적 특성에 적응적인 대조비 개선 알고리즘을 개발한다. 컴퓨터 모의실험을 통해 제안하는 알고리즘이 전력 소비를 줄이고 동시에 영상의 대조비를 향상시키는 것을 확인한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.852-853
• /
• 2015

본 논문에서는 차량 추돌 방지 레이더용 24GHz 전압제어발진기를 제안한다. 제안한 회로는 TSMC $0.13-{\mu}m$ 고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 구현되어 있고, 1.5 볼트 전원전압에서 동작한다. 전체 칩 면적과 소비전력을 줄이기 위해 수동형 인덕터 대신 트랜지스터와 전류원으로 구성된 능동형 인덕터부를 사용하였다. 제작된 전압제어발진기는 기존 연구 결과에 비해 동작주파수에서 6.1mW의 낮은 소비전력 특성과 $0.06mm^2$의 매우 작은 칩 면적 특성을 보였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (D)
• /
• pp.267-272
• /
• 2007

최근 인터넷의 발달과 더불어, 멀티미디어 네트워크 서비스가 크게 활성화됨에 따라서 해당 정보를 저장하는 저장 장치의 크기가 기하급수적으로 늘고 있으며, 서버에서의 전력 소모 문제가 큰 이슈로 대두되었다. 서버 구성 요소 중에 디스크와 같은 저장장치가 전력 소모에 큰 부분을 차지하고 있으며, 이를 감소시키기 위해 디스크는 여러 모드를 지원하며, 그 중 저전력 모드에서 소비되는 전력이 다른 모드에 비해서 훨씬 적다. 본 논문에서는 클러스터 비디오 서버에서 최대한 많은 디스크를 저전력 모드로 동작하게 하는 캐슁(caching) 기법을 제안한다. 제안하는 기법은 클러스터 별로 캐쉬를 할당하여, 할당된 캐쉬 크기에 따라서 각 클러스터에서 소모되는 디스크 이용률과 전력을 분석한다. 이에 기반하여, 전체 클러스터에서 소모되는 전력을 최소화하는 새로운 캐슁 알고리즘을 제안하며 시뮬레이션을 통해 해당 기법의 효용성을 분석한다.