• Title/Summary/Keyword: 장벽함수

Search Result 55, Processing Time 0.026 seconds

GaN Schottky Barrier Diode Employing a Trench Structure (트렌치 구조를 이용한 GaN 쇼트키 장벽 다이오드)

  • Choi, Young-Hwan;Ha, Min-Woo;Lee, Seung-Chul;Han, Min-Koo
    • Proceedings of the KIEE Conference
    • /
    • 2005.07c
    • /
    • pp.2004-2006
    • /
    • 2005
  • 트렌치 애노드 컨택을 설계하여 순방향 전압강하를 감소시키는 GaN 쇼트키 장벽 다이오드를 제안하였다. 애노드 내부에 트렌치를 설계하여 제안된 소자의 표면 애노드 컨택은 메탈 일 함수(metal work function)가 높은 Pt와 형성되며, 트렌치 애노드 컨택은 메탈 일 함수가 낮은 Au와 형성된다. 제안된 소자의 전기적 특성을 검증하기 위하여 2차원 수치 해석 시뮬레이션을 수행하였고, AlGaN/GaN 혜테로 접합 구조 위에 제작 및 측정하였다. 제안된 소자는 복잡한 공정 추가 없이 제작되며 $100A/cm^2$에서의 순방향 전압 강하는 0.73V로 기존 소자의 1.25V보다 우수한 특성을 보였다. 제안된 소자의 온 저항은 $1.58m{\Omega}cm^2$로 기존 소자의 온 저항 $8.20m{\Omega}cm^2$ 보다 낮은 장점을 가진다.

  • PDF

Analysis of Threshold Voltage Characteristics for Double Gate MOSFET Based on Scaling Theory (스켈링이론에 따른 DGMOSFET의 문턱전압 특성분석)

  • Jung, Hak-Kee;Han, Ji-Hyung;Jeong, Dong-Soo
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2012.05a
    • /
    • pp.683-685
    • /
    • 2012
  • This paper have presented the analysis of the change for threshold voltage and drain induced barrier lowering among short channel effects occurred in subthreshold region for double gate(DG) MOSFET with two gates to be next-generation devices, based on scaling theory. To obtain the analytical solution of Poisson's equation, Gaussian function been used as carrier distribution to analyze closely for experimental results, and the threshold characteristics have been analyzed for device parameters such as channel thickness and doping concentration and projected range and standard projected deviation of Gaussian function. Since this potential model has been verified in the previous papers, we have used this model to analyze the threshold chatacteristics. As a result to apply scaling theory, we know the threshold voltage and drain induced barrier lowering is changed, and the deviation rate is changed for device parameters for DGMOSFET.

  • PDF

Drain Induced Barrier Lowering of Asymmetric Double Gate MOSFET for Channel Doping Profile (비대칭 DGMOSFET의 도핑분포함수에 따른 DIBL)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.19 no.11
    • /
    • pp.2643-2648
    • /
    • 2015
  • This paper analyzes the phenomenon of drain induced barrier lowering(DIBL) for doping profiles in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is derived from Poisson's equation to analyze the DIBL, and the DIBL is observed according to the change of doping profile to influence on potential distribution. As a results, the DIBL is significantly influenced by projected range and standard projected deviation, the variables of channel doping profiles. The change of DIBL shows greatly in the range of high doping concentration such as $10^{18}/cm^3$. The DIBL increases with decrease of channel length and increase of channel thickness, and with increase of bottom gate voltage and top/bottom gate oxide film thickness.

Analysis of Threshold Voltage and DIBL Characteristics for Double Gate MOSFET Based on Scaling Theory (스켈링 이론에 따른 DGMOSFET의 문턱전압 및 DIBL 특성 분석)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.17 no.1
    • /
    • pp.145-150
    • /
    • 2013
  • This paper has presented the analysis for threshold voltage and drain induced barrier lowering among short channel effects occurred in subthreshold region for double gate(DG) MOSFET as next-generation devices, based on scaling theory. To obtain the analytical solution of Poisson's equation, Gaussian function has been used as carrier distribution to analyze closely for experimental results, and the threshold characteristics have been analyzed for device parameters such as channel thickness and doping concentration and projected range and standard projected deviation of Gaussian function. Since this potential model has been verified in the previous papers, we have used this model to analyze the threshold characteristics. As a result to apply scaling theory, we know the threshold voltage and drain induced barrier lowering are changed, and the deviation rate is changed for device parameters for DGMOSFET.

Dependence of Drain Induced Barrier Lowering for Doping Profile of Channel in Double Gate MOSFET (이중게이트 MOSFET에서 채널내 도핑분포에 대한 드레인유기장벽감소 의존성)

  • Jung, Hak-Kee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.15 no.9
    • /
    • pp.2000-2006
    • /
    • 2011
  • In this paper, the drain induced barrier lowering(DIBL) for doping distribution in the channel has been analyzed for double gate MOSFET(DGMOSFET). The DGMOSFET is extensively been studing because of adventages to be able to reduce the short channel effects(SCEs) to occur in convensional MOSFET. DIBL is SCE known as reduction of threshold voltage due to variation of energy band by high drain voltage. This DIBL has been analyzed for structural parameter and variation of channel doping profile for DGMOSFET. For this object, The analytical model of Poisson equation has been derived from Gaussian doping distribution for DGMOSFET. To verify potential and DIBL models based on this analytical Poisson's equation, the results have been compared with those of the numerical Poisson's equation, and DIBL for DGMOSFET has been investigated using this models.

A Unique Function of Reaction Path (II). Applications to Thermal Electrocyclic Reactions (반응 경로의 일의적 함수 (제 2 보). Thermal Electrocyclic Reaction 에 대한 응용)

  • Kim, Ho-Jing;Jang, Hyo-Weon
    • Journal of the Korean Chemical Society
    • /
    • v.32 no.2
    • /
    • pp.103-112
    • /
    • 1988
  • For two possible paths of thermal ring opening reactions, the approximate reaction path functions, their norms and the approximate reaction path average energies are computed and compared. Illustrated examples clearly justify the postulate that the path with larger norm and lower average energy has lower barrier height than the other.

  • PDF

Drain Induced Barrier Lowering(DIBL) SPICE Model for Sub-10 nm Low Doped Double Gate MOSFET (10 nm 이하 저도핑 DGMOSFET의 SPICE용 DIBL 모델)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.21 no.8
    • /
    • pp.1465-1470
    • /
    • 2017
  • In conventional MOSFETs, the silicon thickness is always larger than inversion layer, so that the drain induced barrier lowering (DIBL) is expressed as a function of oxide thickness and channel length regardless of silicon thickness. However, since the silicon thickness is fully depleted in the sub-10 nm low doped double gate (DG) MOSFET, the conventional SPICE model for DIBL is no longer available. Therefore, we propose a novel DIBL SPICE model for DGMOSFETs. In order to analyze this, a thermionic emission and the tunneling current was obtained by the potential and WKB approximation. As a result, it was found that the DIBL was proportional to the sum of the top and bottom oxide thicknesses and the square of the silicon thickness, and inversely proportional to the third power of the channel length. Particularly, static feedback coefficient of SPICE parameter can be used between 1 and 2 as a reasonable parameter.

고에너지 이온빔에 의한 이차전자 발생 수율 및 에너지 측정

  • Kim, Gi-Dong;Kim, Jun-Gon;Hong, Wan;Choi, Han-Woo;Kim, Young-Seok;Woo, Hyung-Joo
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 1999.07a
    • /
    • pp.190-190
    • /
    • 1999
  • 박막 표면에 대한 경원소 분석법인 탄성 되튐 반도법을 개발하여 수소, 탄소, 질소등 분석에 이용하고 있다. 이때 입사 입자로 Cl 9.6MeV를 이용하였는데, 표적 표면에 탄소막이 흡착되는 현상을 발견하였다. cold trap 및 cold finger를 사용하여 진공도를 개선하므로서, 탄소막 흡착의 한 원인으로 알려져 잇는 chamber 주변의 진공도 변화를 시켜보았다. 하지만 전혀 탄소막이 생기지 않는 10-10torr 이하 진공을 만드는 것은 많은 비용과 장비를 필요로 하는 상당히 힘든 작업이어서, 이차적으로 탄소막이 표적 표면에 달라 붙게 하는 원인으로 추정되는 이차 전자의 발생을 고에너지 이온빔으로 조사하였다. 일반적으로 이차전자의 발생은 이온빔과 표적과의 충돌에 의한 고체 표면으로부터의 전자방출 현상으로 오래전부터 연구되어져 왔다. 여기에는 두가지 다른 구조가 존재하는 것으로 알려져 있다. 그 중 하나는 입사 입자의 전하와 표적 표면사이 작용하는 potential 에너지가 표적 표면의 일함수(재가 function) 보다 클 때에 일어나는 potential emission이다. 즉 표적 궤도에 존재하는 전자와 입사 이온빔 사이의 potential 이 표적의 전자를 들뜨게 만들고, 이 potential의 크기가표적의 표면 장벽 potential 보다 충분히 클 뜸 전자가 방출하는 현상을 말한다. 다른 또 하나의 방출구조로는 입사 이온이 표적 표면의 원자와의 충돌에 의해 직접저인 에너지 전달을 통한 전자 방출을 말하는데, 이를 kienetic emission(이하 KE)이라 한다. 본 연구에서는 Tandem Van de graaff 가속기로 고에너지 이온빔을 만들어 Au에 충돌시키므로서 kinetic emission을 통하여 Au에서 발생한는 이차전자의 방출 수율 및 에너지를 측정하였다.장구조로 전체 성장 양식을 예견할 수 있다. 일반적인 경향은 Ep가 커질수록 fractal 성장형태가 되며, Ed가 적을수록 cluster 밀도가 작아지나, 같은 Ed+Ep에 대해서는 동일한 크기의 팔 넓이(수평 수직 방향 cluster 두께)를 가진다. 따라서 실험으로부터 얻은 cluster의 팔 넓이로부터 Ed+Ep 값을 결정할 수 있고, cluster 밀도와 fractal 차원으로부터 각각 Ed와 Ep값을 분리하여 얻을 수 있다. 또한 다층 성장에 대한 거칠기(roughness) 값으로부터 Es값도 구할 수 있다. 양방향 대칭성을 갖지 않은 fcc(110) 표면과 같은 경우, 형태는 다양하지만 동일한 방법으로 추정이 가능하다. (110) 표면의 경우 nearest neighbor 원자가 한 축으로 형성되고 따라서 이 축과 이것과 수직인 축에 대한 상호작용이나 분산 장벽 모두가 비대칭적이다. 따라서 분산 장벽도 x-축, y-축 방향에 따라 분리하여 Edx, E요, Epx, Epy 등과 같이 방향에 따라 다르게 고려해야 한다. 이러한 비대칭적인 분산 장벽을 고려하여 KMC 시뮬레이션을 수행하면 수평축과 수직축의 분산 장벽의 비에 따라 cluster의 두께비가 달라지는 성장을 볼 수 있었고, 한 축 방향으로의 팔 넓이는 fcc(100) 표면의 경우 동일한 Ed+Ep값에 대응하는 팔 넓이와 거의 동일한 결과가 나타나는 것을 볼 수 있다. 따라서 이러한 비대칭적인 모양을 가지는 성장의 경우도 cluster 밀도, cluster 모양, cluster의 양 축 방향 길이 비, 양 축 방향의 평균 팔 넓이로부터 각 축 방향의 분산 장벽을 얻어낼 수 있을 것으로 보인다. 기대할 수 있는 여러 장점들을 보고하고자 한다.성이 우수한 시편일수록 grain의 크기가 큰 것으로 나타났고 결정성이 우수한 시편의 경우에서는 XR

  • PDF

Change of Schottky barrier height in Er-silicide/p-silicon junction (어븀-실리사이드/p-형 실리콘 접합에서 쇼트키 장벽 높이 변화)

  • Lee, Sol;Jeon, Seung-Ho;Ko, Chang-Hun;Han, Moon-Sup;Jang, Moon-Gyu;Lee, Seong-Jae;Park, Kyoung-Wan
    • Journal of the Korean Vacuum Society
    • /
    • v.16 no.3
    • /
    • pp.197-204
    • /
    • 2007
  • Ultra thin Er-silicide layers formed by Er deposition on the clean p-silicon and in situ post annealing technique were investigated with respect to change of the Schottky barrier height. The formation of Er silicides was confirmed by XPS results. UPS measurements revealed that the workfunction of the silicide decreased and was saturated as the deposited Er thickness increased up to $10{\AA}$. We found that the silicides were mainly composed of Er5Si3 phase through the XRD experiments. After Schottky diodes were fabricated with the Er silicide/p-Si junctions, the Schottky barrier heights were calculated $0.44{\sim}0.78eV$ from the I-V measurements of the Schottky diodes. There was large discrepancy in the Schottky barrier heights deduced from the UPS with the ideal junction condition and the real I-V measurements, so that we attributed the discrepancy to the $Er_5Si_3$ phase in the Er-silicides and the large interfacial density of trap state of it.

AgxO/Ag를 이용한 ZnO 쇼트키 접촉 특성 연구

  • Lee, Cho-Eun;Lee, Yeong-Min;Lee, Jin-Yong;Jeong, Ui-Wan;Sim, Eun-Hui;Gang, Myeong-Gi;Heo, Seong-Eun;No, Ga-Hyeon;Hong, Seung-Su;Kim, Du-Su;Kim, Deuk-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.393-393
    • /
    • 2012
  • 본 연구에서는 고결정성을 갖는 ZnO 박막을 제작 후, 큰 일함수를 갖는 AgxO/Ag접촉을 통하여 ZnO 쇼트키 접촉 특성을 분석하였다. ZnO 박막은 사파이어 기판 위에 r.f. 마그네트론 스퍼터링법으로 $400{\sim}600^{\circ}C$의 온도구간에서 Ar과 $O_2$가스의 분압비를 달리하여 성장하였다. 이 때 성장온도 $600^{\circ}C$, 가스 분압비는 Ar : $O_2$ = 15 sccm : 30 sccm 에서 성장된 박막에서 양질의 고결정성 ZnO 박막을 확인하였다. 이 후 성장된 박막에 접촉 면적을 달리하여 dc 마그네트론 스퍼터링법과 lift-off photolithography법으로 AgxO/Ag접촉을 제작하고 쇼트키 접촉특성을 확인하였다. 전류-전압 특성을 확인한 결과 모든 시료에서 정류 특성을 확인하였으며, 접촉면적의 변화에도 쇼트키 장벽의 높이는 일정한 반면 이상지수는 향상되는 경향을 나타내었다. 따라서 본 연구에서는 AgxO/Ag를 이용한 ZnO 쇼트키 접촉면적에 따른 정류특성 및 장벽높이와 이상지수의 상관관계에 대하여 보고한다.

  • PDF