• 한국항행학회논문지
• /
• 제8권1호
• /
• pp.26-37
• /
• 2004

차분 위성 항법에 있어서 빈번한 동적 변화를 수반하는 항체에 대하여 편향되지 않은 위치 추정치를 생성하기 위해서는 위상 평활화 코드 필터가 널리 사용되고 있다. 위치추정, 오차해석, 고장진단, 그리고 미지정수 결정 등 보정위성항법시스템의 다양한 응용분야에 있어서 정확한 오차공분산 정보는 중요한 역할을 담당한다. 반면, 기존의 위상 평활화 코드 필터 알고리즘들은 대부분 누적위상 측정오차에 의한 시전달 오차를 무시하므로 실재에 비하여 낙관적인 오차공분산 정보를 생성할 위험성을 내포하고 있다. 위상 평활화 코드 기법의 활용에 있어서 일관성 있고 적절한 오차공분산 정보를 생성하기 위하여 본 논문에서는 Stepwise Optimal Position Projection Filter와 Stepwise Unbiased Position Projection Filter 알고리즘을 제안하였다. 제안된 필터는 기존의 필터에 비하여 누적위상의 특성에 기인하는 시전달 오차의 특성을 정확하고 상세하게 고려하여 주며 잦은 가시위성의 변화도 함께 고려할 수 있는 장점을 가진다. 몬테카를로 시뮬레이션에 의하여 수신기 Kalman 필터, 기존의 위상 평활화 코드 필터, 그리고 제안된 두 필터들의 성능을 비교 분석 하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2010년도 춘계 종합학술대회 논문집
• /
• pp.347-349
• /
• 2010

탄성표면파 필터에 관한 여러 가지 모델링이 연구된 이후, 다양한 필터와 공진기가 신호처리용으로 사용되어, 많은 다른 모델들이 이를 분석하고 통합하기위해 유도되어 왔다. 탄성표면파 필터는 크기가 소형이고 제작이 간편하며, 주변의 전자회로와 조합하기 쉬운 장점이 있다. 비대칭의 진폭특성과 비선형 위상특성을 갖는 필터를 설계하고, 설계된 필터의 설계오차를 보정하기 위해서는 임의의 진폭 및 위상특성을 갖는 필터의 설계방법을 연구한다.

• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2326-2332
• /
• 2016

본 논문에서는 기존 위상고정루프의 아날로그 루프 필터 형태와 달리 전압제어발진기의 출력 신호로 동작하는 이산 루프 필터를 사용하여 크기는 작으면서 안정하게 동작하는 위상고정루프를 제안하였다. 기존의 위상고정루프에 2차 루프필터 대신 스위치 제어 루프필터를 사용하였다. 스위치는 전압제어발진기위의 고속의 출력 신호에 의해 제어된다. 총 3개의 스위치는 UP/DN 신호를 통하여 제어되고, UP/DN 신호에 따라 스위치가 'on/off'를 반복한다. 샘플링과 부궤환 역할을 하는 스위치와 결합된 작은 크기의 커패시터로 하나의 칩으로 집적화가 가능하다. 제안된 위상고정루프의 이산 루프 필터에 사용된 커패시터 값은 총 180pF로 아주 작은 크기임에도 불구하고 안정적으로 동작한다. 제안된 위상고정루프는 1.8V의 공급전압에서 0.18um CMOS 공정의 파라미터를 이용하여 Hspice로 시뮬레이션을 수행하고, 동작을 검증하였다.

• 한국음향학회지
• /
• 제20권8호
• /
• pp.3-11
• /
• 2001

본 연구에서는 SVD (Singular Value Decomposition)를 이용하여 다중입력과 다중출력을 가지는 시스템에서의 입력을 알아내기 위해 역변환 필터를 구현하였다. SISO (Single-Input and Single-Output)시스템의 입력과 출력의 관계에 대한 행렬공식화 작업을 확장하여 MIMO (Multi-Input and Multi-Output)시스템에 적용하였다. 그리고 시간영역과 주파수영역에서 최소위상 (Minimum phase)시스템과 비최소위상 (Non-minimum phase)시스템에 대한 그 역벽환에 대해 알아보았으며 비최소 위상요소에 대한 효과적인 역변환을 위해 SVD를 도입하였다. 먼저 전체시스템 행렬의 특이값 (singular value)을 계산하고 시스템의 위상에 대해 알아본다. 전체시스템이 비최소 위상인 경우 하나 이상의 매우 작은 특이값을 가지며 이는 시스템의 최소 위상/비최소 위상에 대한 정보를 가짐을 알 수 있다. 이를 이용하여 전체시스템에 대한 근사적인 역변환 필터를 구할 수 있으며 보다 근사적인 역변환 필터를 얻기 위하여 특이벡터를 이용하여 근사적인 역변환 필터를 얻었다. 수치적 예는 이러한 역변환 필터 행렬의 이용에 대한 잠재성을 보여준다.

• 한국정보전자통신기술학회논문지
• /
• 제13권2호
• /
• pp.123-128
• /
• 2020

본 논문에서는 주파수 변화 감지 회로 (FVSC : frequency variation sensing circuit)를 포함하는 부궤환 루프를 가지는 저잡음 위상고정루프를 제안하였다. 위상 고정 상태에서 전압제어발진기의 출력주파수가 변화할 때 주파수 변화 감지 회로는 루프 필터의 커패시터의 전하량을 조절하여 제안한 위상고정루프의 위상잡음과 지터 특성을 개선할 수 있다. 위상고정루프의 출력 주파수가 증가하면 주파수 변화 감지 회로가 루프 필터 커패시터 전하를 감소시킨다. 이는 루프필터 출력 전압을 하강하게 하여 위상고정루프 출력 주파수가 하강하게 된다. 추가된 부궤환 루프는 제안한 위상고정루프의 위상잡음 특성을 더욱 더 좋게 한다. 주파수 변화 감지 회로에 사용된 커패시터 크기는 영점을 결정하는 루프 필터 커패시터 크기와 비교하여도 아주 작은 크기이어서 칩 크기에 영향을 미치지 않는다. 제안된 저잡음 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 273fs 지터와 1.5㎲ 위상고정시간을 보여주었다.

• 한국광학회지
• /
• 제16권4호
• /
• pp.334-339
• /
• 2005

디지털 영상 장치에서 홀로그램 광 저대역 필터를 사용할 때 해상도 저하 문제를 개선하기 위해 다중 위상 홀로그램을 설계하였다. 자체 제작한 몬테-카를로 방식의 홀로그램 설계 프로그램을 이용하여 회절광 세기 분포가 원형에 가깝도록 홀로그램을 설계하였고 그 회절 효율과 MTF를 구하였다. 설계 결과 홀로그램의 한 주기를 구성하는 셀의 개수는 MTF 특성에 별로 영향을 미치지 못한 반면에 홀로그램의 위상 수는 큰 영향을 미침을 확인하였다. 4 위상 홀로그램은 2 위상 홀로그램과 회절 효율이 같고 MTF 또한 2 위상에서와 같이 저주파수 영역에서 직선 형태가 되어 필터로서의 특성이 변하지 않았다. 그러나 8 위상 홀로그램의 경우에는 회절 효율도 2 위상에 비해 크게 개선되었고 저주파수 영역에서의 MTF 값도 증가하여 필터의 성능이 크게 향상되었다. 16 위상인 경우에는 회절 효율도 더 증가하고 MTF 그래프도 더 위로 볼록한 모양이 되었으나 그 증가 폭은 크게 감소하였다. 설계된 8 위상 홀로그램을 제작하고 MTF를 측정하여 2 위상보다 MTF 특성이 향상됨을 실험적으로 확인하였다.

• 한국정보통신학회논문지
• /
• 제4권3호
• /
• pp.627-633
• /
• 2000

본 논문은 통과대역내에서 마이크로 리플 특성을 가지는 5차, 7차 폴리페이저 필터를 제시하였다. 이 필터는 병렬구조의 디지털 올패스 필터로 구성되어 있고, 단위원상에서 모든 영점을 가지는 반대역 필터이며, 하드웨어를 쉽게 구현하기 위해서 고정 소숫점 16bit 1.15 형식으로 계수를 정하였다. 그리고 필터의 성능을 입증하기 위해 각각의 branch상에서의 위상 특성을 비교 분석하였고, 통과대역과 저지대역의 위상 특성, 군지 연 특성 등을 시뮬레이션 하였으며, 그 결과 통과대역에서 마이크로 리플 특성과 선형 위상을 얻었다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.136-141
• /
• 2016

본 논문에서는 Current Modulator를 이용하여 루프 필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상 고정루프를 제안하였다. 제안된 위상고정루프에서는 Current Modulator로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프 필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.698-701
• /
• 2016

본 논문에서는 Current Modulator를 이용하여 루프 필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 Current Modulator로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프 필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

• 한국정보통신학회논문지
• /
• 제21권11호
• /
• pp.2009-2014
• /
• 2017

본 논문에서는 변화하는 루프필터 전압을 시정수 비교기를 사용하여 감지하고, 이의 출력에 따라 루프필터 전압변화를 보상하여 단일 칩으로 구현이 가능한 작은 크기의 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존 구조에서는 안전한 동작이 불가능한 크기인 작은 용량을 가지는 커패시터를 사용하여 칩의 크기를 최소화 하였다. 시정수 비교기는 작은 시정수 값을 가지는 저항, 커패시터와 높은 시정수 값을 가지는 저항, 커패시터를 통과한 신호들을 입력으로 받아 루프필터 출력 전압의 변화를 감지한다. 시정수가 큰 노드의 출력은 루프필터 출력전압의 평균 값을 가지고, 시정수가 작은 노드의 출력은 루프필터 출력전압과 거의 같은 값을 가진다. 각 노드의 차이를 비교하여 나온 출력은 전류 보상기를 제어하여 작은 크기의 루프필터 커패시터를 충 방전 시킨다. 이는 제안된 위상고정루프를 안정하게 동작하도록 한다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.