• 전자공학회논문지
• /
• 제50권2호
• /
• pp.122-133
• /
• 2013

올-디지털 위상 고정 루프에 사용되는 고해상도 위상-디지털 변환기 설계에 있어서, 위상-주파수 검출기와 시간-디지털 변환기로 이루어진 위상-디지털 변환기에 활용될 수 있는 간단한 구조의 아비터 기반 위상 결정 회로를 제안한다. 제안한 위상 결정 회로는 기존에 개발된 위상 결정 회로보다 적은 전력소모와 보다 작은 입력-출력 지연 시간을 가지면서도 두 펄스 사이의 매우 작은 위상 차이도 구별할 수 있다. 제안한 위상 결정 회로는 130um CMOS 공정을 사용하여 구현되었고, 트랜지스터 레벨에서 시뮬레이션으로 검증되었다. 제안한 위상 결정 회로를 이용한 오프셋과 데드존이 없는 5비트의 위상-디지털 변환기도 검증되었다. 또한 배수주기 고정 문제가 없고 위상 오프셋이 매우 적은 지연 고정 루프를 제안하였다. 제안한 지연 고정 루프는 위상-디지털 변환기의 해상도를 PVT 변화에 무관하게 항상 원하는 대로 정확히 고정시키는 용도로 활용된다.

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.31-37
• /
• 1998

감쇠기와 위상 변환기로 구성된 진폭/위상 조정 회로는 위상/이득 상호 결합 현상을 일으켜서 최적 동작점을 찾는 데에는 많은 조정 시간이 필요하다. 본 논문에서는 입력신호의 진폭과 위상을 제어하여 출력하는 벡터 감쇠기를 설계하였다. 종전의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 무시하였으나, 본 논문의 벡터 감쇠기는 감쇠기의 위상 변화 특성을 보상하였다. 이 벡터 감쇠기는 0°/180° 위상 변환기, 저위상 변화 감쇠기등으로 이루어지는데, 0°/180° 위상 변환기는 중심주파수 881MHz에서 0°/179.9° 위상 변환 특성을 얻었고, 저위상 변화 감쇠기는 감쇠량이 25dB일 때 위상 변화가 3.6° 이내, 입출력 반사 특성이 -20dB이하를 얻었다. 구현된 벡터 감쇠기는 출력 신호 공간의 직교 좌표 평면을 정확히 표현할 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2716-2724
• /
• 2012

본 논문에서는 기존의 fractional-N 위상고정루프의 가장 큰 문제점인 fractional 스퍼를 억제하기 위해 위상차-전압 변환기(Phase Difference-to-Voltage Converter : PDVC)를 도입하였다. PDVC는 위상주파수 검출기 출력 신호의 위상차에 따라 전하펌프의 전류량을 조절한다. 제안한 구조는 위상 주파수 검출기(phase frequency detector) 신호들의 위상차가 커지면 전하펌프(charge pump) 전류를 감소시켜 fractional 스퍼를 줄일 수 있는 구조이다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.

• 전기전자학회논문지
• /
• 제16권4호
• /
• pp.322-327
• /
• 2012

본 논문은 이진 위상-주파수 검출기와 카운터를 사용한 새로운 위상-디지털 변환기 구조의 디지털 위상 고정 루프 회로를 제안하였다. 제안한 디지털 위상 고정 루프 회로는 위상-디지털 변환기, 디지털 루프, 디지털 제어 발진기(DCO)로 구성되어 있다. 제안된 위상-디지털 변환기 구조는 일반적인 시간-디지털 변환기(TDC)를 사용하지 않고, 이진 위상 주파수 검출기와 카운터를 사용함으로써 단순한 구조와 적은 면적으로 소비전력을 감소하는 장점을 갖는다. CMOS 0.18um 공정을 사용하여 1.0GHz에서 2.2GHz에 동작하는 디지털 위상 고정 루프 회로를 설계하였고 칩 면적은 $0.096mm^2$을 차지한다. 시뮬레이션 결과 전력소비는 1.65GHz 동작시 16.2mW로 나타났다.

• 한국음향학회지
• /
• 제5권4호
• /
• pp.37-45
• /
• 1986

초음파 Hyperthermia를 이용한 치료는 정상세포에 열적 손상을 주지 않으면서 종양 부위만을 적당한 온도로 가열하여야 하며 따라서 종양세포와 정상세포에 대한 정확한 초음파 세기조절이 필요하 게 된다. 본 논문에서는 초음파 Hyperthermia 용 변환기로서 초점거리와 가열범위를 전자적으로 쉽게 조절할 수 있는 동심환 배열 변환기를 설계하였으며 컴퓨터 모의 실험을 통해 그 성능을 예측하였다. 설계된 변환기는 유효직경 118mm, 동작주파수 320kHz 이며 배열 요소의 수는 12개이다. 그리고 이와 같은 동심환 변환기를 동작시키기 위해 카운터를 이용한 디지털 위상 조절 회로를 설계 제작하였으며, 실험 결과, 위상차를 갖는 신호를 발생시킬 수 있었다.

• 한국항공우주학회지
• /
• 제46권3호
• /
• pp.251-256
• /
• 2018

고속 비행체의 궤적 추적을 위하여 사용하는 레이다 중계기의 경우, 짧은 폭의 펄스를 방사한다. 이러한 신호의 위상 변위를 위하여 branch type 위상 변위기가 사용 된다. 이 변위기는 branch 전송선 끝의 가변 리액턴스를 이용하여 전송선 상의 위상을 변화 시킨다. 또한 고출력 신호의 제어가 용이하고, 리액턴스의 고장 시에도 삽입 손실이 크지 않은 장점이 있다. 이 논문에서는 $0^{\circ}$, $30^{\circ}$, $60^{\circ}$, $90^{\circ}$로 순차적으로 위상을 변위 시키는 400 W급 위상 변환기를 제작 시험 결과를 논한다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1180-1186
• /
• 2008

본 논문에서는 고속 데이터 전송을 위한 고차 모드 신호의 양호한 위성 전송에 요구되는 수신 단말기의 저잡음 증폭 주파수 변환기의 위상 잡음 특성을 해석한다. 위상 잡음은 낮은 데이터 전송뿐만 아니라 고속 데이터 전송을 위한 고차 모드 신호 전송에 심각한 영향을 미치며, 전송 링크 주파수가 증가함에 따라 위상 잡음이 증가하여 고속 데이터 전송에 요구되는 고차 모드와 높은 주파수 사용으로 인한 전송 열화 성능은 증가한다. 따라서, 높은 주파수 영역을 갖는 고차 모드 수신 단말기의 저잡음 증폭 주파수 변환기의 위상 잡음은 전송 성능에 지배적인 영향을 가지므로, 저잡음 증폭 주파수 변환기 위상 잡음에 대한 가용 전송 모드를 해석하고 가용 서비스 적용 방법을 제시한다.

• 한국전자파학회논문지
• /
• 제13권7호
• /
• pp.649-656
• /
• 2002

본 논문에서는 고속 주파수 스위칭 특성을 갖는 디지탈 하이브리드 위상고정루프(DH-PLL: Digital Hybrid Phase-Locked Loops)의 위상잡음을 분석하였다. 기존 위상고정루프에 비하여, 디지탈 하이브리드 위상고정루프는 D/A 변환기에서 발생하는 잡음이 전체 출력위상잡음에 추가되므로 위상잡음이 증가되는 문제점이 있다. 입력기준신호, D/A 변환기, 그리고 전압제어발진기(VCO: Voltage Controlled Oscillator)를 주요 잡음원으로 고려하여, 이것에 의한 위상잡음을 해석적으로 분석하였다. 또한 폐루프 대역과 주파수 합성 분주비(hi)에 따른 위상잡음의 변화를 연구하여 디지탈 하이브리드 위상고정루프의 위상잡음을 최소화하는 최적 폐루프 대역을 결정할 수 있다. 또한, 해석적 방법에 의한 분석 결과와 회로 시뮬레이션에 의한 결과가 동일함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권5호
• /
• pp.1071-1077
• /
• 2010

본 논문에서는 집중 소자형 6단자 위상 상관기 구조를 설계 제작하고, 이를 바탕으로 집중 소자형 6단자 위상 상관기를 이용한 L-대역 직접변환 수신 성능을 분석하였다. 제작된 L-대역 집중 소자형 6단자 위상 상관기 소자는 저항형 전력 분배기와 twist-wire 동축케이블을 사용하였으며, 낮은 대역에서 소형화 구조가 가능하고, 광역 특성을 갖는다. 집중 소자형 6단자 위상 상관기를 사용한 L-대역 직접변환 수신 성능은 집중 소자형 6단자 위상 상관기의 LO 단자와 RF 입력 단자에 각각 중심 주파수가 1.69 GHz이고 전력이 -20 dBm인 LO 신호와 QPSK 신호를 입력하여 측정하였다. 집중 소자형 6단자 위상 상관기를 사용한 직접변환 구조는 양호한 I/Q 디지털 신호를 복원할 수 있었다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.