

디지털 하이브리드 위상고정루프(DH-PLL) 주파수 합성기의 위상잡음 분석

Analysis of Phase Noise in Digital Hybrid PLL Frequency Synthesizer

이 현 석 · 손 종 원 · 유 흥 균

Hyun-Seok Lee · Jong-Won Son · Heung-Gyoon Ryu

요 약

본 논문에서는 고속 주파수 스위칭 특성을 갖는 디지털 하이브리드 위상고정루프(DH-PLL: Digital Hybrid Phase-Locked Loops)의 위상잡음을 분석하였다. 기존 위상고정루프에 비하여, 디지털 하이브리드 위상고정루프는 D/A 변환기에서 발생하는 잡음이 전체 출력위상잡음에 추가되므로 위상잡음이 증가되는 문제점이 있다. 입력기준신호, D/A 변환기, 그리고 전압제어발진기(VCO: Voltage Controlled Oscillator)를 주요 잡음원으로 고려하여, 이것에 의한 위상잡음을 해석적으로 분석하였다. 또한 페루프 대역과 주파수 합성 분주비(N)에 따른 위상잡음의 변화를 연구하여 디지털 하이브리드 위상고정루프의 위상잡음을 최소화하는 최적 페루프 대역을 결정할 수 있다. 또한, 해석적 방법에 의한 분석 결과와 회로 시뮬레이션에 의한 결과가 동일함을 확인하였다.

Abstract

This paper addresses the phase noise analysis of high-speed DH-PLL(Digital Hybrid Phase-Locked Loops) frequency synthesizer. Because of the additional quantization noise of D/A converter in DH-PLL, the phase noise of DH-PLL is increased than the conventional PLL. Three kinds of noise sources such as reference input, D/A converter, and VCO(Voltage Controlled Oscillator) are considered to analyze the phase noise. It largely depends on the closed loop bandwidth and frequency synthesis division ratio(N) so that we can decide the optimal closed loop bandwidth to minimize the phase noise of DH-PLL. It is shown that the simulation results closely match with the results of analytical approach.

Key words : DH-PLL, Phase Noise, Loop Bandwidth, Frequency Synthesis Division Ratio

I. 서 론

주파수 도약을 이용한 다중 사용자 통신 시스템과 AJ(Anti-Jamming) & LPI(Low Probability Interception)를 위한 군용통신 시스템에서는 고속의 스위칭 속도와 고순도 출력 스펙트럼을 가지는 주파수 합성기가 필수적이며 특히 고충실도 신호수신을

위해 매우 높은 순도의 스펙트럼을 가져야 한다^[1]. 이와 같은 문제에 대해 여러 측면에서 분석되어지고 많은 연구가 있었다. Hajimiri 는 PLL의 위상 잡음에 대해 체계적인 연구를 하였다^[2]. 주요 잡음원을 입력기준신호와 VCO로 보았고, 각 잡음원에 대한 페루프 전달 함수를 이용하여 위상잡음을 분석하였다. 주파수 합성 분주비(N)에 따른 위상잡음 상

충북대학교 전자공학과 및 컴퓨터정보통신연구소(Dept. of Electronic Engineering and Research Institute of Computer, Information & Communication, Chungbuk National University)

· 논문 번호 : 20020219-020

· 수정완료일자 : 2002년 6월 3일

태 또한 분석이 이루어졌다. B.S. Kim은 PLL의 위상잡음을 최소화하기 위한 루프대역 최적화에 대해 연구하였다^[3]. 잡음원을 입력기준신호, 위상검출기, 루프필터, 그리고 VCO로 보았고, 이산신호 PLL 모델을 이용하여 위상잡음을 분석하였다. 그리고 연구 결과로서 위상잡음을 최소화하기 위한 최적루프대역을 구하였다.

본 논문에서는 기존 논문에서 연구 대상이 되었던 PLL 주파수 합성기가 아닌, 고속 주파수 합성을 위한 디지털 하이브리드 PLL 주파수 합성기 구조를 대상으로 하여 새롭게 위상 잡음을 분석하였다. 이 구조는 기존 PLL에는 없었던 D/A 변환기에 의한 잡음이 추가적으로 발생되기 때문에 주파수 순도 측면에서 위상잡음이 증가되는 단점을 가진다. 그러므로 이를 최소화하는 것이 본 연구의 목표이다. 주요 잡음원을 입력기준신호, VCO, 그리고 D/A 변환기로 보았고, 각 잡음원에 대한 전달 특성을 구하였다. 그리고 시스템의 폐루프 대역과 주파수 합성 분주비(N)를 고려한 위상잡음의 특성을 분석하였다. 최소 위상잡음을 위한 최적 폐루프 대역을 구하였고, 해석적 방법에 의한 결과와 시뮬레이션 수행에 의해 얻은 결과가 동일함을 확인하였다.

II. 디지털 하이브리드 위상고정루프(DH-PLL) 주파수 합성기

그림 1은 디지털 하이브리드 PLL 주파수 합성기의 블록 구성도를 보인 것이다^[4]. 루프 필터의 출력과 D/A 변환기 출력의 합쳐진 신호가 VCO를 제어




그림 1. 디지털 하이브리드 위상고정루프 주파수 합성기

Fig. 1. Digital hybrid PLL frequency synthesizer.

하는 방식이다. 디지털 하이브리드 PLL 주파수 합성기는, D/A 변환기가 VCO를 구동하는 방식인 개루프 구조와 루프 필터 출력이 전압제어 발진기를 구동하는 기존 PLL의 폐루프 구조를 혼합한 하이브리드 개념의 주파수 합성기이다. VCO의 전압-주파수 특성에 대한 정보를 갖고 있는 디지털 룩업표(look-up table)의 출력이 D/A 변환되어 곧바로 정상상태 전압이 되게 함으로써 고속 스위칭 동작이 된다.

III. 위상 잡음 모델과 분석

그림 2는 디지털 하이브리드 PLL 주파수 합성기의 위상 등가 모델이다^[4]. K_d 는 위상검출기/전하펌프의 이득, $L(s)$ 는 루프필터의 전달함수, K_o 는 VCO의 이득, 그리고 N 은 주파수합성 분주비이다. 그림 2에서 보듯이 보면 전체 출력위상 θ_o 에 영향을 주는 성분들은 입력기준신호의 위상 θ_r , VCO의 위상 θ_v , 그리고 D/A 변환기의 위상 θ_d 이다. 이를 바탕으로 전체 출력위상 θ_o 에 대한 위상전달함수는 위의 위상 등가 모델을 이용하여 쉽게 구할 수 있다.

$$\theta_o = \frac{K_d \cdot L(s) \cdot \frac{K_o}{s}}{1 + \frac{1}{N} \cdot K_d \cdot L(s) \cdot \frac{K_o}{s}} \cdot \theta_r + \frac{\frac{K_o}{s}}{1 + \frac{1}{N} \cdot K_d \cdot L(s) \cdot \frac{K_o}{s}} \theta_d + \frac{1}{1 + \frac{1}{N} \cdot K_d \cdot L(s) \cdot \frac{K_o}{s}} \theta_v \quad (1)$$




그림 2. 위상 등가 모델

Fig. 2. Phase equivalent model.

여기서 다음과 같은 정의식을 사용한다.

$$H(s) = \frac{\frac{1}{N} \cdot K_d \cdot L(s) \cdot K_o}{s + \frac{K_d \cdot L(s) \cdot K_o}{N}} \quad (2)$$

식 (1)는 식 (3)과 같이 쓸 수 있다.

$$\theta_o = NH(s)\theta_r + \frac{N}{K_d L(s)} H(s)\theta_d + ((1-H(s))\theta_v \quad (3)$$

식 (3)의 전력스펙트럼밀도 형태^[7]는 식 (4)와 같다.

$$\Phi_{\theta_o}(\omega) = N^2 |H(j\omega)|^2 \Phi_{\theta_r}(\omega) + \frac{N^2}{K_d^2 |L(j\omega)|^2} |H(j\omega)|^2 \cdot \Phi_{\theta_d}(\omega) + |1-H(j\omega)|^2 \Phi_{\theta_v}(\omega) \quad (4)$$

식 (4)에서 볼 수 있듯이 3가지 잡음원에 대한 전력스펙트럼 밀도는 다음과 같이 설명할 수 있다.

입력기준신호는 오실레이터의 내부에서 나타나는 자체 위상잡음을 갖는다. [2]에서는 이 위상잡음을 $1/f^2$ 의 특성으로 보고, 전력스펙트럼밀도를 $\Phi_{\theta_r}(\omega) = a/\omega^2$ 로 모델화하였다. 본 논문에서는 보다 실제적인 분석을 위해 상용소자로 OCXO의 전력스펙트럼밀도를 이용하였다. 사용된 소자는 MTI-Milliren Technologies, Inc.에서 생산하는 OCXO 250SC 모델이다. VCO는 MAXIM에서 생산하는 MAX2620 모델에 대한 전력스펙트럼밀도를 이용하였다. D/A 변환기는 Analog-Devices에서 생산하는 AD7237로 양자화 레벨은 12 비트인 모델을 이용하였다.

위상잡음 분석을 위해 사용된 시스템 파라미터들은 다음과 같다. 입력기준주파수 f_r 은 100 KHz, 위

표 1. 위상잡음의 전력스펙트럼밀도
Table 1. Power spectrum density of phase noise.

잡음원	잡음항 (Noise term)	전달항 (Transfer term)
입력기준신호	$N^2 \cdot \Phi_{\theta_r}(\omega)$	$ H(j\omega) ^2$
D/A 변환기	$\frac{1}{K_d^2} \cdot \Phi_{\theta_d}(\omega)$	$\frac{N^2 \cdot H(j\omega) ^2}{ L(j\omega) ^2}$
전압제어 발진기(VCO)	$\Phi_{\theta_v}(\omega)$	$ 1-H(j\omega) ^2$




그림 3. 전달항에 대한 주파수 특성
Fig. 3. Frequency characteristics for transfer terms.

상검출기/전하펌프 전달이득 K_d 는 1 mA/2π, 그리고 VCO 전달이득 K_o 는 5 MHz/V이다. 표 1에서 보이는 잡음항은 주어진 개별 잡음원의 전력스펙트럼밀도와 관련된 항이고, 전달항은 각 잡음원에 대한 페루프 전달함수와 관련된 항이다.

각 전달항에 대한 주파수 특성을 그림 3에 나타낸다.

입력기준신호에 대한 잡음항은 주파수합성 분주비(N)의 제곱에 비례하는 특성으로 인해 순수 입력 기준신호의 위상잡음 전력 스펙트럼 밀도에 $20\log_{10}(N)$ 의 크기가 더해진다^{[2],[5]}. 전달항의 주파수 특성은 저역 통과 필터형태이며, 차단 주파수가 증가할수록 입력기준신호의 위상잡음이 증가하게 된다^{[3],[5]}. D/A 변환기의 전달항의 주파수 특성은 대역 통과 필터형태이다. VCO에 대한 전달항의 주파수 특성은 입력기준신호와와는 대칭되는 고역 통과 필터 형태이다. 따라서 차단 주파수가 증가할수록 VCO의 위상잡음이 감소하게 된다^{[3],[5]}. 그림 4는 각 잡음원에 대한 잡음항을 3가지 분주비(N)의 경우에 대하여 나누어 표현한 것이다. 균일한 분포를 가지는 D/A 변환기의 잡음항을 기준으로 입력기준신호의 잡음항이 아래에 위치한 Case I은 분주비(N)로 인해 발생하는 추가 위상잡음이 없는 경우이고, 동일 선상에 위치한 Case II는 추가 위상잡음의 크기가 46 dB인 경우이다. 마지막으로 맨 위에 위치한 Case III는 80 dB인 경우이다.

Case I에서는 입력기준신호의 잡음항 $N^2 \cdot \Phi_{\theta_r}$,




그림 4. 각 잡음항의 전력스펙트럼밀도
Fig. 4. Power spectrum density of individual noise terms.

(ω)의 크기가 가장 작고 1 KHz 근처를 기준으로 할 때, 낮은 주파수에서는 VCO의 잡음항 $\Phi_{\theta_s}(\omega)$ 이 D/A 변환기의 잡음항 $\frac{1}{K_d^2} \cdot \Phi_{\theta_s}(\omega)$ 보다 우세한 반면 높은 주파수에서는 그 반대가 된다. Case II는 낮은 주파수에서는 전력스펙트럼밀도의 크기가 $\Phi_{\theta_s}(\omega)$, $N^2 \cdot \Phi_{\theta_s}(\omega)$, 그리고 $\frac{1}{K_d^2} \cdot \Phi_{\theta_s}(\omega)$ 의 순으로 나타나고, 높은 주파수에서는 $N^2 \cdot \Phi_{\theta_s}(\omega)$ 와 $\frac{1}{K_d^2} \cdot \Phi_{\theta_s}(\omega)$ 가 동일한 크기를 가지고 $\Phi_{\theta_s}(\omega)$ 가 가장 낮은 크기를 가지는 형태로 나타난다. Case III에서는 $N^2 \cdot \Phi_{\theta_s}(\omega)$ 이 우세한 크기를 가지고, 다른 잡음항의 크기는 분주비(N)에 무관한 특성을 가지고 있기 때문에 Case I 과 Case II 에서는 동일한 크기를 가진다. 전체 출력 위상잡음의 전력스펙트럼밀도를 구성하는 항은 각 잡음원의 잡음항과 전달항의 곱으로 표현되는 3가지 항이 있다. 첫 번째는 입력기준신호 항 $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$, 두 번째는 D/A 변환기 항 $\frac{1}{K_d^2} \Phi_{\theta_s}(\omega) \cdot N^2 \frac{|H(j\omega)|^2}{|L(j\omega)|^2}$, 그리고 세 번째는 VCO의 항 $\Phi_{\theta_s}(\omega) \cdot |1-H(j\omega)|^2$ 이다. Case I, Case II, 그리고 Case III의 경우에 각 항들의 전력스펙트럼밀도는 그림 5과 같다.

그림 5를 보면 $\frac{1}{K_d^2} \Phi_{\theta_s}(\omega) \cdot N^2 \frac{|H(j\omega)|^2}{|L(j\omega)|^2}$ 와 $\Phi_{\theta_s}(\omega) \cdot |1-H(j\omega)|^2$ 는 모든 경우에서 동일한 크기




그림 5. 3 가지항의 전력스펙트럼밀도
Fig. 5. Power spectrum density of three terms.

의 전력 스펙트럼 밀도를 가지고 $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$ 만이 분주비(N)이 증가함에 따라 전력 스펙트럼 밀도의 크기가 상승하는 특성을 보인다. Case I에서는 $\Phi_{\theta_s}(\omega) \cdot |1-H(j\omega)|^2$ 가 가장 우세한 성분으로 작용을 하게 된다. Case II는 $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$ 와 $\Phi_{\theta_s}(\omega) \cdot |1-H(j\omega)|^2$ 이 우세한 성분으로 작용한다. Case III에서는 가장 우세한 성분이 $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$ 이다.

다음은 페루프 대역에 따른 위상잡음의 변화에 대하여 알아본다.

그림 6은 페루프 대역이 0.5 KHz, 1.0 KHz, 그리고 5.0 KHz일 때 각 전달항의 주파수 특성이다.




그림 6. 각 전달항의 주파수 특성
Fig. 6. Frequency characteristic of each transfer term.

그림 6에서 보이는 입력기준신호의 전달함 $|H(j\omega)|^2$ 는 페루프 대역이 넓어짐에 따라 입력기준신호의 잡음항 $N^2 \cdot \Phi_{\theta_s}(\omega)$ 을 더 많이 받아들이고, D/A 변환기의 전달함 $\frac{N^2 \cdot |H(j\omega)|^2}{|L(j\omega)|^2}$ 은 페루프 대역이 넓어짐에 따라 그 이득값이 점점 감소하는 특성을 보이므로 잡음항 $\frac{1}{K_d^2} \cdot \Phi_{\theta_s}(\omega)$ 를 점점 적게 받아들리게 된다. VCO의 전달함 $|1 - H(j\omega)|^2$

은 고역 통과 필터의 주파수 특성으로 인해 잡음항 $\Phi_{\theta_s}(\omega)$ 을 받아들이는 양이 점점 감소하게 된다.

그림 7에서는 위에서 설명한 전체 출력 위상잡음 전력 스펙트럼밀도를 구성하는 3가지 항의 페루프 대역에 따른 전력스펙트럼밀도특성을 보였다. 예를 들어, Case II의 경우에 각 항의 전력스펙트럼밀도의 특성은 아래와 같다. 페루프 대역이 증가함에 따라 $\Phi_{\theta_s}(\omega) \cdot |1 - H(j\omega)|^2$ 와 $\frac{1}{K_d} \Phi_{\theta_s}(\omega) \cdot N^2 \frac{|H(j\omega)|^2}{|L(j\omega)|^2}$ 의 전력스펙트럼밀도의 크기는 감소하고, $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$ 의 크기는 증가한다. 따라서 그림 7에서 보듯이 $\Phi_{\theta_s}(\omega) \cdot |1 - H(j\omega)|^2$ 와 $N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2$ 가 가장 큰 비율이므로 전체 위상잡음을 결정한다. 페루프 대역에 따른 위상잡음 전력은 그림 8에서 확인할 수 있다. 위상잡음 전력은 식 (9)와 같이 위상잡음의 전력스펙트럼밀도를 관심 있는 주




그림 7. 페루프 대역에 대한 특성
Fig. 7. Dependency on the closed loop bandwidth.




그림 8. 페루프 대역에 따른 위상잡음 전력
Fig. 8. Phase noise power for closed loop bandwidth.

파수 구간, $f_1 \sim f_2$ 을 가지고 적분하여 구한다¹⁶⁾.

$$P = \int_{f_1}^{f_2} \Phi(\omega) d\omega. \quad (5)$$

각 잡음원의 위상잡음 전력은 식 (6-a,b,c)로 구하고, 전체 위상잡음 전력은 식 (7)로 구할 수 있다.

$$P_r = \int_{f_1}^{f_2} N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2 d\omega, \quad (6-a)$$

$$P_d = \int_{f_1}^{f_2} \frac{1}{K_d^2} \Phi_{\theta_s}(\omega) \cdot N^2 \frac{|H(j\omega)|^2}{|L(j\omega)|^2} d\omega, \quad (6-b)$$

$$P_v = \int_{f_1}^{f_2} \Phi_{\theta_s}(\omega) \cdot |1 - H(j\omega)|^2 d\omega. \quad (6-c)$$

$$P_{total} = P_r + P_d + P_v$$

$$= \int_{f_1}^{f_2} \left[N^2 \Phi_{\theta_s}(\omega) \cdot |H(j\omega)|^2 + \frac{1}{K_d^2} \Phi_{\theta_s}(\omega) \cdot N^2 \frac{|H(j\omega)|^2}{|L(j\omega)|^2} + \Phi_{\theta_s}(\omega) \cdot |1 - H(j\omega)|^2 \right] d\omega. \quad (7)$$

여기서 적분 대상이 되는 전력스펙트럼 밀도는 식 (4)를 이용하였고, 각 잡음원의 전력스펙트럼 밀도인 $\Phi_{\theta_s}(\omega)$, $\Phi_{\theta_d}(\omega)$, 그리고 $\Phi_{\theta_v}(\omega)$ 는 상용소자의 데이터시트에 제시된 정보를 사용하였다. 적분 구간은 위상잡음의 전력 스펙트럼 밀도에서 옅셋 주파수의 범위를 말하며 이론적으로는 $0 \sim \infty$ Hz 범위를 갖는다. 본 논문에서는 이론적인 범위와 최대한 근접하기 위해 0 Hz에서 위상잡음의 전력 스펙트럼 밀도상에 나타나는 노이즈 플로어(Noise floor)의 발생시점 옅셋 주파수인 약 1 MHz까지의 적분 구간을 가지고 MATLAB™를 이용하여 위상잡음 전력을 계산하였다. 그림 8(a)에서 보듯이 페루프 대역이 넓어짐에 따라 D/A 변환기와 VCO의 위상잡음 전력은 감소하고 입력기준신호의 위상잡음 전력은 증가한다. 상대적으로 큰 잡음전력을 가지는 VCO와 입력기준신호는 페루프 대역 1~3 KHz에서 교차점을 가진다. 따라서 전체 위상잡음 전력은 교차점을 중심으로 입력기준신호와 VCO가 트레이드 오프(Trade off)관계를 가지기 때문에 중심에서 가장 적은 잡음전력을 가지게 된다. 이것은 그림 8(b)에서 확인할 수 있다. 그러므로 최소 전체 위상잡음 전력을 위한 페루프 대역의 위치는 교차점 부




그림 9. 전체 위상잡음 전력
Fig. 9. Total phase noise power.

근에서 찾을 수 있다. 그림 9는 Case I과 III의 경우에 대한 전체 위상잡음 전력을 페루프 대역에 따라 보인 것이다. 위에서 설명한 Case II의 경우와 같이 최적 페루프 대역을 찾을 수 있게 되고 그 대역은 Case I에서는 100 KHz 근처, Case III에서는 20 Hz 근처가 된다.

IV. 시뮬레이션 결과와 논의

시뮬레이션은 그림 10과 같다. 각 부분 블록에 대한 구체적인 설명은 다음과 같다. 위상검출기는 3상 태 Phase/Frequency Detector를 사용하였고, 뒷 단




그림 10. 디지털 하이브리드 위상고정루프의 시뮬레이션 모델
Fig. 10. Simulation model of digital hybrid phase locked loop.

에 Charge Pump가 연결된 형태이다. 루프 필터는 그림 10에서 보이는 2차 루프필터를 사용하였고, VCO는 Ring Oscillator 형태이다. 분주기는 비동기식 카운터를 사용한 프로그래머블 카운터로 구현하였다. D/A 변환기는 R-2R 형태의 구조로 12-비트 해상도(resolution)를 가지고, 록업 테이블은 ROM을 이용하여 구현하였다. 시스템 변수 설정은 3장과 동일하며, 분주비(N)는 200이다. 이것은 3장에서 설명된 Case II의 경우이다.

그림 11은 시뮬레이션에서 사용된 각 잡음원의 전력스펙트럼밀도를 나타내고, 모델에 대한 특성은 3장의 설명과 동일하다. 그림 12는 오프셋 주파수 50 KHz와 110 KHz에서 측정된 위상잡음을 보인 것이다.




그림 11. 각 잡음원의 전력스펙트럼밀도
Fig. 11. Power spectrum density of noise sources.




그림 12. 오프셋 주파수 50 KHz와 110 KHz에서의 위상잡음
Fig. 12. Phase noise at 50 KHz and 110 KHz offset frequency.

그림 12에서 보듯이 약 -120 dBc/Hz 정도의 경계선을 가지면서 페루프 대역에 따른 위상잡음의 특성은 3장에 있는 그림 8의 이론적인 분석 결과와 동일한 특성을 보인다. 즉, Case II의 상황에서 시뮬레이션 결과, 최소 위상잡음을 위한 최적 페루프 대역의 값은 약 $1\sim 3$ KHz가 된다.

V. 결 론

본 논문에서는 고속 스위칭 특성을 갖는 디지털 하이브리드 위상고정루프 (DH-PLL) 주파수 합성기의 위상잡음을 분석하였다. 잡음원의 전력스펙트럼 밀도는 보다 실제적인 분석을 위해 상용 소자를 사용하였다. 분석 결과, 전체 위상잡음을 구성하고 있는 잡음항과 전달 특성의 전달항을 이용하여 개별 잡음원이 전체 위상잡음을 구성하는 과정을 설명할 수 있고, 분주비(N)와 페루프 대역폭의 변화에 따른 위상잡음의 특성 또한 설명할 수 있다. 그리고 최소 위상잡음을 위한 최적 페루프 대역의 값을 결정할 수 있다. 컴퓨터 시뮬레이션 결과와 수학적 모델을 이용한 이론적 분석 결과가 동일함을 확인하였다.

참 고 문 헌

- [1] Ali Hajimiri and Thomas H. Lee, "A General Theory of Phase Noise in Electrical Oscillators", *IEEE J. Solid-State Circuits*, vol. 33, pp. 179-194, Feb. 1998.
- [2] Ali Hajimiri, "Noise in Phase-Locked Loops", *Symp. on Mixed-Signal Design*, pp. 1-6, Feb. 2001.
- [3] K. H. Lim, C. H. Park, D. S. Kim and B. S. Kim, "A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization", *IEEE J. Solid-State Circuits*, vol. 35, pp. 807-815, June 2000.
- [4] H. G. Ryu, Y. Y. Kim, H. M. Ryu and H. S. Lee, "A New Triple-Controlled Type Frequency Synthesizer Using Simplified DDFS-driven Digital Hybrid PLL System", *IEEE Transaction on Consumer Electronics*, vol. 48, no. 1, pp. 63-71,

Feb. 2002.

[5] Dan H. Wolaver, *Phase-locked loop circuit design*, Prentice Hall, 1991.

[6] William F. Egan, *Frequency Synthesis by Phase Lock*, 2nd, John Wiley & Sons, 1998.

이 현 석



2001년 2월: 충북대학교 전자공학과 (공학사)
2001년 3월~현재: 충북대학교 전자공학과 석사과정
[주 관심분야] 통신회로설계, 디지털 통신시스템

유 흥 균



1988년 2월~현재: 충북대학교 전자공학과 교수
[주 관심분야] 디지털 통신공학, 이동/위성통신 시스템, 스펙트럼 확산통신시스템, 통신회로설계 및 통신 신호처리

손 중 원



2001년 8월: 충북대학교 전자공학과 박사수료
1990년~2000년: 대전기능대학 전자과 조교수
2001년~현재: 부산기능대학 카일렉트로닉스 부교수
[주 관심분야] 전자 회로 설계, 디지털 통신시스템