• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.12
• /
• pp.49-55
• /
• 2013

A high-voltage highly-integrated analog front-end (AFE) IC for medical ultrasound imaging applications is implemented using standard 0.18-${\mu}m$ CMOS process. The proposed AFE IC is composed of a high-voltage (HV) pulser utilizing stacked transistors generating up to 15 Vp-p pulses at 2.6 MHz, a low-voltage low-noise transimpedance preamplifier, and a HV switch for isolation between the transmit and receive parts. The designed IC consumes less than $0.15mm^2$ of core area, making it feasible to be applied for multi-array medical ultrasound imaging systems, including portable handheld applications.

• Journal of the Korean Professional Engineers Association
• /
• v.15 no.4
• /
• pp.6-11
• /
• 1982

지난 20년 동안 디지털통신은 괄목할만한 발전을 해왔다. 이는 컴퓨터, 집적회로, 디지털 신호처리기술의 급격한 발전으로부터 직접적으로 크게 영향을 받았기 때문이다. 디지털통신은 잡음, 타신호와의 간섭, 비선형증폭기사용에 의한 성능저하등의 아날로그 통신에서의 문제점들을 해결하고 또한 대형집적회로 또는 마이크로프로세서를 사용함으로써의 이점 즉 타임셰어링(time sharing) 기기 유지관리의 용이성, 경제적인 점 등 여러 가지 장점이 있기 때문에 앞으로 그 발전은 가속화되어 결국 아날로그통신과 대체될 전망이다. 여기에서는 현재 디지털통신의 주종을 이루고 있는 PCM을 중심으로 하여 통신시스템인 전자교환기(ESS)와 광통신 그리고 data 통신을 논하여 음성과 data의 종합적인 디지털통신망의 전망에 관하여 검토하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.8
• /
• pp.2120-2132
• /
• 1997

A layout automation system for analog integrated circuits is proposed. The implemented system performs full-custom analog layout under the analog layout constraints. In order to overcome the demerits of conventional analog layout systems, parameterized module library is proposed. The system can support complex analog layout modules, resulting in a maximum expandability of the system. Moreover, modified dynamic multi-path algorithm is developed by enhancing the conventional Dijkstra algorithm. Several benchmark circuits such as comparator, op amp, and filter was tested by the system. Layout results compared to OPASYN show well-merging layout and interdigitized layout module.

• Electronics and Telecommunications Trends
• /
• v.9 no.1
• /
• pp.75-80
• /
• 1994

신경회로망을 아날로그 VLSI로 구현하는 것은 디지털 구현방법에 비하여 집적도와 신호처리 속도의 장점이 있는 반면에 아날로그 신호의 저장 방법, 시냅스를 구현한 곱셈기의 비선형성, 동작영역, zero offset, noise, gain의 변동등의 문제가 존재한다. 여기서는, 이러한 문제들이 신경회로망을 구현한 아날로그 회로에서 어떤 형태로 나타나는지 알아보았다. 위와 같은 비이상적 요인들이 신경회로망의 성능에 미치는 영향이 파악되면 보다 더 신뢰성을 갖는 신경회로망 chip을 설계/제작할 수 있을 것이다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2006.11a
• /
• pp.185-188
• /
• 2006

생체 신경세포를 모방하는 진동성 신경 셀을 아날로그 집적회로로 설계한다. 진동성 신경셀은 입력신호 취합을 위한 취합회로와 신경 펄스 발생회로, 신경펄스 발생을 위한 범프회로와 트랜스콘덕터로 이루어지는 부성저항 블록으로 구성된다. $0.35{\mu}m$ 2중 폴리 공정 파라미터를 이용하여 SPICE 모의실험을 실시하여 입력 신호 유무 및 크기변화에 따른 출력 펄스의 발생을 얻어 진동성 신경회로의 가능성을 확인한다.

• 전기의세계
• /
• v.27 no.1
• /
• pp.70-71
• /
• 1978

회로망이론 및 시스템의 관심분야는 이론과 실제 및 새로 출현하는 기술과 연관하는 분야이며 다음과 같이 구분할 수 있다. 1)회로와 시스템의 해석과 설계에 대한 새로운 개념과 접근방법이다. 회로와 시스템은 대형회로와 시스템 집적회로를 포함한 디지탈 아날로그 소리드스테이트회로 수동 및 능동필터, 집중 및 마이크로웨이브회로망, 비선형 및 시변회로와 시스템, 그라프이론과 응용, 아날로그와 디지탈 신호로세싱시스템, 다차충필터에 관한 것. 2)컴퓨터협조기술로서 여기에는 해석, 설계, 레이아웃, 회로와시스템의 시험과 제작, 그리고 신산법과 사용자 오리엔트된 언어가 포함된다. 3)신호프로세싱, 통신, 계장과 제어에 있어서 모델화, 해석, 응용을 포함하는 신장치와 회로 4)생물학적 경제학적 시스템의 회로개념과 기술의 응용 등이다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.43 no.6 s.312
• /
• pp.48-60
• /
• 2006

This paper presents three PWM modulators using CMOS OTAs. They consist of a ramp integrator and current-tunable Schmitt triggers. Prototype circuits built using discrete components exhibited that their duty cycles are linearly controllable. The proposed modulators can be easily fabricated in a monolithic IC, because they have a simple structure.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.12
• /
• pp.66-71
• /
• 2014

This paper presents an analog front-end integrated circuit (IC) for medical ultrasound imaging systems using standard $0.18-{\mu}m$ CMOS process. The proposed front-end circuit includes the transmit part which consists of 15-V high-voltage pulser operating at 2.6 MHz, and the receive part which consists of switch and a low-power low-noise preamplifier. Depending on the operation mode, the output driver in the transmit pulser can be reconfigured as the switch in the receive path and thus the area of the overall front-end IC is reduced by over 70% in comparison to previous work. The designed single-channel front-end prototype consumes less than $0.045mm^2$ of core area and can be utilized as a key building block in highly-integrated multi-array ultrasound medical imaging systems.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.10
• /
• pp.34-39
• /
• 2016

A low-voltage, low-power analog front-end IC for neural recording implant devices is presented. The proposed IC consists of a low-noise neural amplifier and a programmable active bandpass filter to process neural signals residing in the band of 1 Hz to 5 kHz. The neural amplifier is based on a source-degenerated folded-cascode operational transconductance amplifier (OTA) for good noise performance while the following bandpass filter utilizes a low-power current-mirror based OTA with programmable high-pass cutoff frequencies from 1 Hz to 300 Hz and low-pass cutoff frequencies from 300 Hz to 8 kHz. The total recording analog front-end provides 53.1 dB of voltage gain, $4.68{\mu}Vrms$ of integrated input referred noise within 1 Hz to 10 kHz, and noise efficiency factor of 3.67. The IC is designed using $18-{\mu}m$ CMOS process and consumes a total of $3.2{\mu}W$ at 1-V supply voltage. The layout area of the IC is $0.19 mm^2$.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.8A
• /
• pp.1252-1258
• /
• 1999

This paper describes a COMS IF transceiver IC for 10-MHz bandwidth wireless local loops. It interfaces between the RF section and the digital MODEM section and performs the IF-to-baseband (Rx) and baseband-to-IF (Tx) frequency conversions. The chip incorporates variable gain amplifiers, phase-locked loops, low pass filters, analog-to-digital and digital-to-analog converters. It has been implemented in a 0.6 -${\mu}{\textrm}{m}$ 2-poly 3-metal CMOS process. The phase-locked loops include voltage-controlled oscillators, dividers, phase detectors, and charge pumps on chip. The only external complonents are the filter and the varactor-tuned LC tank circuit. The chip size is 4 mm $\times$ 4 mm and the total supply current is about 57 mA at 3.3 V.