

새로운 진동성 신경 셀의 아날로그 집적회로 설계

Analog Integrated Circuit Design of the New Oscillatory Neural Cell

김진수¹, 박민영¹, 최충기¹, 박용수², 송한정¹, 전민현¹

¹ 경상남도 김해시 어방동 인제대학교 나노공학부

e-mail: kimjs7083@naver.com

² 충북 청원군 충청대학교 전기전자공학부

요약

생체 신경세포를 모방하는 진동성 신경 셀을 아날로그 집적회로로 설계한다. 진동성 신경 셀은 입력신호 취합을 위한 취합회로와 신경 폴스 발생회로, 신경펄스 발생을 위한 범프회로와 트랜스콘덕터로 이루어지는 부성저항 블록으로 구성된다. $0.35 \mu\text{m}$ 2중 폴리 공정 파라미터를 이용하여 SPICE 모의실험을 실시하여 입력 신호 유무 및 크기변화에 따른 출력 폴스의 발생을 얻어 진동성 신경회로의 가능성을 확인한다.

Key Words : neural oscillator, negative resistor, OTA, bump circuit, CMOS circuit

1. 서 론

생체 신경세포의 조직에 어떤 외부의 홍분성 자극이 주어질 경우 신경망 내의 뉴런들은 일정한 폴스 열을 나타내는 진동성 오실레이터의 특성을 지니며 이러한 진동성 뉴런들이 신경망의 연산기능을 수행하게 되는 것으로 알려져 있다.





그림 1. 신경세포의 모델링

Terman과 Wang의 LEGION 모델들을 대표적으로 들 수 있으며, 좀더 복잡한 진동성 (oscillatory) 신경망 모델의 예로서는 Freeman의 후각 조직 모델 또는 Neely의 카오스적 특성을 지니는 모델 등을 꼽을 수 있다. 이러한 모델은 복잡한 뇌의 연상기억 및 연산능력을 위한 국부 진동으로 이루어지는 신경망을 제안하고 있다. 최근에 이러한 신경망의 아날로그 집적회로 구현에 대한 많은 시도가 있어 왔으며 Moon, Harris, Quo 등의 논문이 그 대표적 예라 할 수 있다. 본 연구에서는 생체 신경세포를 모방하는 진동성 신경 셀을 아날로그 집적회로로 설계한다. $0.35 \mu\text{m}$ 2중 폴리 공정 파라미터를 이용하여 SPICE 모의실험을 실시하여 입력 신호 유무 및 크기변화에 따른 출력 폴스의 발생을 얻어 진동성 신경회로의 가능성을 확인한다.

2. Negative resistor 설계

신경회로를 모방하기 위한 기본조건으로써 진동성 신경회로의 기본 요소가 되는 진동자회로와 연결 시냅스회로가 서로 취합 기능을 가져야 한다. 인체신경계처럼 진동을 발화하기 위해 설계된 결합신경진동자 (Coupled neural oscillator)는 실제로는 전하 및 신호가 자동적으로 손실이 되므로 이를 보상하기 위한 방법

이 필요하다. 이러한 손실을 다시 이득으로 바꾸어 주기 위해서 트랜스콘덕터(OTA) 회로와 Bump 회로를 이용하여 정규한 형태를 취한 부성저항회로 그림 2에 나타나 있다. V_{r+} 와 V_{r-} 는 입력 두 단자에 나타나는 전압이며 R 은 저항이다. 식 (1)처럼 부성저항 회로에 대한 식으로 표현된다.

$$R = \frac{V_{r+} - V_{r-}}{I} \quad (1)$$






그림 2. 새로운 부성저항의 블록도

범프회로의 회로도 그림 3(a)와 결과 그림 3(b)을 보듯이, 전류미러와 차동증폭단을 활용한 이회로는 입력바이어스 전압 V_b 에 의해 출력전류의 피크값과 폭을 조절할 수 있으며, 두 입력전압의 차이에 따라 출력 전류가 가우시안(Gaussian)함수 형태를 나타낸다. 이 범프회로에 의해 트랜스콘덕터의 정규화를 조절하여 부성저항의 특성을 지니도록 한다.



(a) CMOS 회로도




(b) I-V 특성


그림 3. Bump 회로도

그림 4(a)는 부성저항의 회로도를 보여준다. 여기서 V_{r+} 와 V_{r-} 는 부성저항의 양쪽 두 단자를

의미하며, 입력전압 V_b 를 통하여 부성저항의 변화를 주고, 양쪽의 전압차에 의한 전류의 변화를 볼 수 있다.



(a) CMOS 회로도



(b) I - V 특성

그림 4. 부성저항 회로도

그림 4(b)에서 x축은 양단간의 전압, y축은 출력 전류로서, 원점주변에서 전류의 기울기가 (-)가 되는 부성저항영역이 존재한다. 입력 제어전압 V_b 에 따라 부성저항의 크기가 달라지는 것 또한 알 수 있다. 위의 전류 전압 특성은 3가지로 구분되어지는데, 저항이 무한대인 지점, 저항이 (+)인 지점, 저항이 (-)로 구분되어 지는 것을 알 수 있다.

3. Neural Oscillator

신경회로에 사용되는 신경진동자 (neural oscillator) 구현을 위하여 이상적인 결합진동자 (coupled oscillator)를 기본개념으로 하며, 그림 5에 보듯이 2개의 커패시터와 트랜스콘덕터(OTA)로 이루어져 있다.




그림 5. 결합진동자 블록도

이 회로는 다음과 같이 1계 미분방정식으로 해석된다.


$$C \frac{dVout1}{dt} = g_m \cdot Vout2 \quad (2)$$

$$C \frac{dVout2}{dt} = -g_m \cdot Vout1$$


여기에서 g_m 은 OTA의 콘덕턴스, $Vout$ 은 노드 전압을, C 는 콘덴서 용량을 의미한다. $C=1\text{pF}$, $g_m=1\text{ uS}$ 를 사용했을 때, 위 식에 대한 MATLAB 모의 실험결과는 기준전압 1.5V에 대하여 그림 6(a)의 $Vout1$ 과 $Vout2$ 가 완전한 진동을 보인다. 그러나 실제 결합진동자의 경우 OTA의 출력 콘덕턴스를 포함하는 식(3)으로 표현되며 출력파형이 그림 6(b)과 같이 시간에 따라 수렴하게 된다.

$$C \frac{dVout1}{dt} = g_m \cdot Vout2 - g_o \cdot Vout1 \quad (3)$$

$$C \frac{dVout2}{dt} = -g_m \cdot Vout1 - g_o \cdot Vout2$$




(a) 이상적인 경우 (식 2)




(b) 실제적인 경우 (식 3)

그림 6. 커플드 오셀레이터 시뮬레이션 특성

완전한 오실레이션을 얻기 위해서는 출력 콘덕턴스로 인하여 소모되는 전하를 보상하기 위해 앞에서 언급한 가변 부성저항을 능동 전하공급 소자로서 그림 7(a)와 같이 연결하여 이를 해결한다. 신경진동자(뉴얼오실레이터) 기능을 위해서는 다른 오실레이터 사이에 시냅스회로를 연결하여 지속적인 진동이 일어날 수 있도록 하여야 한다.



(a) 블록도




(b) CMOS 회로도

그림 7. 부성저항을 사용한 신경진동자


현재 위에서 나타내는 그림 7(a)는 하나의 뉴얼 셀로 볼 수 있으며, 실제 신경세포처럼 여러 셀들이 시냅스에 의해 서로 복합적으로 연결이 되며, 다른 셀들의 출력이 입력 취합단역 할을 하는 부성저항의 제어전압 V_b 로 들어가게 된다. 신경진동자(neural oscillator)의 구체적인 CMOS 회로도를 그림 7(b)에 나타내었다. 회로도에서 보듯이 2개의 트랜스콘덕터에 부성저항을 포함하고 있다.

4. 시뮬레이션 및 결과 고찰


제안하는 새로운 신경진동자의 특성 확인을 위하여 $0.35\text{ }\mu\text{m}$ 2중 폴리 CMOS 공정 파라미터를 이용한 SPICE 모의 실험을 실시하였다. 취합회로 블록의 바이어스 전압 V_b 값에 변화를 주어 출력 펄스 유무와 그 크기에 따른 출력펄스 변화를 확인하고자 하였다. 그림 8 (a) - (d)에서 입력 바이어스 전압 값의 변화에 따른 출력 파형과 phase plot의 변화를 확인 할 수 있다. 그림에서 보듯이 입력 전압이 300 mV인 경우에는 출력펄스 생성이 없고, 임계 값인 350 mV 이상에서는 입력의 크기에 따라 비례하는 출력 펄스 생성이 이루어지는 것을 알 수 있다. 그림 8(e)에서는 입력펄스 유무에 따른 출력 신호 생성여부를 보이고 있다. 본 연구에서 제안하는 회로는 진동성 신경셀로서 유용하리라 사료된다.




(a) $V_{in} = 300 \text{ mV}$




(b) $V_{in} = 350 \text{ mV}$



(c) $V_{in} = 400 \text{ mV}$



(d) $V_{in} = 450 \text{ mV}$



(e) $V_{in} = 20 \text{ Hz pulse}$

그림 8. 입력값에 따른 뉴럴오실레이터 출력특성

감사의 글

본 논문은 IDEC (IC Design Education Center)의 CAD tool 지원으로 이루어졌습니다.

참 고 문 헌

- [1] D. Terman, D. L. Wang, "Global competition and local cooperation in a network of neural," *Physica D*, 81, pp.148-176, 1995.
- [2] W. J. Freeman, Y. Yao, B. Burke, "Central pattern generating and recognizing in olfactory bulb: A correlation learning rule," *Neural Networks*, vol. 1, pp. 227-288, 1988
- [3] G. Moon, M. Zaghloul, and R. Newcomb, "CMOS Design of Pulse Coded Adaptive Neural Processing Element using Neural-Type Cells," *IEEE International Symposium on Circuits and Systems*, San Diego, CA, pp. 2224 - 2227, May, 1992
- [4] B. Linares Barranco, E. Sanchez-Sinencio, A. Rodriguez-Vazquez, J.L. Huertas, "CMOS Analog Neural Network Systems based on Oscillatory Neurons," *IEEE International Symposium on Circuits and Systems*, pp. 2236 - 2239, May, 1992.
- [5] Y. Ota and B. M. Wilamowski, "CMOS implementation of a pulse-coded neural network with a current controlled oscillator," *IEEE International Symposium on Circuits and Systems*, Atlanta, GA, pp. 410 - 413, May, 1996
- [6] V. M. G. Tavares, J. C. Principe, J. G. Harris, "A silicon olfactory bulb oscillator," *IEEE International Symposium on Circuits and Systems*, pp. 397-400, Geneva, Switzerland, May 2000.