• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.9-18
• /
• 1998

본 논문에서는 E-GSM 단말기용 Transceiver RFIC 칩 수신단의 회로설계, 제작 및 특성측정을 수행하였다. AMS사의 0.8${\mu}m$ 실리콘 BiCMOS 공정을 사용하여 $10 {\times} 10 mm$ 크기를 갖는 80핀 TQFP 패키지로 제작하였으며, 동작전압 3.3V에서 우수한 RF 성능을 얻었다. 제작된 RFIC의 수신단에는 LNA, Down Conversion Mixer, AGC, SW-CAP 및 Down Sampling Mixer를 포함하고 있으며, 제작된 RFIC의 사용 주파수 범위는 925 ~ 960MHz, 전류소모는 67mA, 최소검출레벨은 -105dBm의 특성을 얻었다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.32-38
• /
• 2011

IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0GHz 광대역 RF 주파수 합성기를 0.18${\mu}m$ 실리콘 CMOS 기술을 이용하여 제작하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma}-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 및 광대역 튜닝 범위를 동시에 확보하였다. 설계된 칩의 크기는 $1.1{\times}0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.0{\times}0.4mm^2$이다. 주파수합성기를 제작한 다음 측을 통하여 분석해 본 결과 발진 범위 및 주파수 특성이 양호하게 나타났다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.57-63
• /
• 2016

본 논문은 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용한 IEEE802.15.4g SUN 체계의 센서노드 무선통신부에 적용할 수 있는 RF 주파수 합성기의 구현에 대하여 기술하였다. 제안한 주파수 합성기는 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Delta}-{\Sigma}$ 모듈레이터 그리고 PLL 공통 회로 등의 설계 최적화가 이루어졌으며, 특히 VCO는 NP 코어 구조와 13단 캡 뱅크를 각각 적용하여 고속, 저잡음 및 광대역 튜닝 범위를 확보하였다. 제안된 주파수 합성기를 칩으로 제작하여 측정한 결과 출력 주파수 범위는 1483MHz~2017MHz, 위상잡음은 100KHz 오프셋에서는 -98.63dBc/Hz, 1MHz 오프셋에서는 -122.05dBc/Hz로 양호한 특성을 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.65-72
• /
• 2005

공정기술과 EDA 툴의 발전에 따라서 하나의 실리콘 다이(Die)에 많은 IP가 집적되고 멀티프로세서가 포함되는 SoC 구조가 가능해지고 있다 그러나 대부분의 기존 SoC 버스는 공유버스 구조라는 문제점으로 인해 통신의 병목현상이 발생하고 이는 전체 시스템 성능을 저하시키는 요인이 된다. 많은 경우에 멀티프로세서 시스템의 성능은 CPU 자체의 속도보다는 효율적인 통신과 균형있는 연산의 분배가 좌우하게 된다 따라서 충분한 SoC 버스 대역폭(Bandwidth)을 확보하기 위한 하나의 해결책으로 크로스바 라우터(Crossbar Router)를 이용하여 효율적인 온 칩 버스구조인 SoC Network Architecture(SNA)를 제안한다. 제안된 SNA구조는 다중 마스터(multi-master)에 대해 다중 채널(multi-channel)을 제공하여 통신의 병목현상을 크게 줄일 수 있으며 뛰어난 확장성을 지원한다. 제안된 구조에 따라 모델 시스템을 설계하고 시뮬레이션을 진행한 결과 AMBA AHB 버스에 비해 평균 $40\%$ 이상 효율이 증가했다.

• 대한기계학회논문집A
• /
• 제37권5호
• /
• pp.619-624
• /
• 2013

이동용 전자기기에 적용 가능한 유연성 전자모듈이 롤투롤 공정에 의해 개발되었다. 개발된 전자모듈은 모듈 내의 폴리이미드층이 유연성 기판 역할을 하고 그 사이에 동선과 이방성도전필름과 박막 실리콘 칩과 모듈의 봉지재 역할을 하는 접착재료로 구성된다. 개발된 유연성 전자모듈의 신뢰성을 평가하기 위하여 일련의 인증시험을 수행하였다. 시험수행 결과 열 습도 복합하중 조건인 오토클레이브 시험 후에 시편 모듈 내에 박리가 발생하였다. 오토클레이브 시험에서 열과 습기가 유연성 전자모듈에 어떤 응력을 발생시키는지를 범용 유한요소 프로그램으로 연구하였다. 열 흡습 복합하중조건에서 열과 흡습에 의한 영향을 분리하여 상대적으로 평가해 보기 위하여 오토클레이브 조건 중 온도조건에 해당하는 $121^{\circ}C$ 온도조건 만을 적용하여 해석을 별도 수행하고 두 결과를 비교하였다. 또한 비교 해석결과를 바탕으로 유연성 전자모듈의 고장메커니즘을 추정하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.52-59
• /
• 2010

본 논문에서는 고해상도 및 고속 카메라용 column-wise Cyclic ADC 기반의 이미지 센서를 제안한다. 제안된 센서는 면적 및 전력 소모를 최소화 하기 위해 내부 블록에 사용되는 operational transconductance amplifier (OTA) 및 capacitor를 공유하는 기법을 사용하였다. 제안된 ADC는 QVGA급 화소의 이미지 센서로 프로토타입 칩을 제작하여 검증되었다. 측정결과, 최대 프레임 레이트는 120 fps 이며, 전력소모는 130 mW 이다. 전원 전압은 3.3 V가 공급되었고, 프로토타입은 $4.8\;mm\;{\times}\;3.5\;mm$의 실리콘 면적을 차지한다.

• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.49-54
• /
• 2009

USN 센서노드 무선통신부에 내장하기 위한 1.9GHz RF 주파수 합성기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 구현하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma }-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 캡 뱅크를 적용하여 고속 저전력 및 넓은 튜닝 범위를 확보하였다. 설계된 칩의 크기는 $1.2{\times}0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.1{\times}0.4mm^2$이다. 측정 결과 PLL 회로의 잡음 면에서도 문제가 될 만한 특정 스퍼는 발생하지 않았으며, 6MHz 기본 스퍼에 해당하는 잡음은 -63.06dB로 나타났다. 위상잡음 특성은 1MHz 오프셋에서 -116.17dBc/Hz로서 양호한 특성을 보였다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.91-96
• /
• 2007

사파이어 기반의 GaN LED의 광추출 효율을 시뮬레이션을 이용하여 정량적으로 평가하였다. 각각의 LED는 ray-tracing 시뮬레이션을 이용하여 광추출 효율을 계산하였다. 본 연구에는 PSS(patterned sapphire substrate) LED와 flat LED의 비교 분석을 통하여, LED에서의 사파이어 기판의 패턴이 광추출에 미치는 영향을 설명하였다. 또한, 각각의 칩에서 반사막의 반사도가 광추출에 미치는 영향을 분석하고, 그 원인을 시뮬레이션을 이용하여 설명하였다. 한편, 사파이어 패턴에 의한 광추출효율의 변화 효과를 공기(air)와 실리콘(silicone) 분위기에서 시뮬레이션을 수행하였다. 이러한 시뮬레이션 기술을 통해 광추출 효율의 개선 정도를 정량적으로 평가할 수 있었으며, 이러한 연구가 향후 고효율 LED 개발에 도움을 줄 것으로 판단된다.

• 전자공학회논문지CI
• /
• 제45권6호
• /
• pp.87-93
• /
• 2008

IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0GHz 광대역 RF 주파수 합성기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma}-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 저전력 및 광대역 튜닝 범위를 확보하였다. 설계된 칩의 크기는 $1.1*0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.0*0.4mm^2$이다. 2가지 종류의 주파수합성기를 설계한 다음 모의실험을 통하여 비교 분석해 본 결과 일부 특성만 개선한다면 IP로써 사용하는데 문제가 없을 것으로 나타났다.

• 대한기계학회논문집A
• /
• 제36권5호
• /
• pp.523-528
• /
• 2012

이동용 전자기기에 적용 가능한 유연성 전자모듈이 롤투롤 공정에 의해 개발되었다. 개발된 전자 모듈은 최 외곽의 두 폴리이미드 층과 그 사이의 동선과 이방성도전필름과 박막 실리콘 칩과 모듈의 봉지재 역할을 하는 접착재료로 구성된다. 개발된 유연성 전자모듈의 신뢰성을 평가하기 위하여 열충격시험, 고온고습 시험, 오토클레이브 시험을 수행하였다. 시험수행 결과 두 시험에서는 문제가 발생하지 않았으나, 오토클레이브 시험에서는 대부분의 시편 모듈 내에 박리가 발생하였다. 발생한 박리의 고장 메커니즘을 연구하기 위하여 봉지재의 흡습 관련 물성치를 실험적으로 분석하고 오토클레이브 시험조건에서의 모듈 내 습기확산과정을 범용 유한요소 프로그램을 이용하여 분석하였다. 해석결과로부터 오토클레이브 시험조건에서 모듈 내에 발생하는 습기확산과정을 밝혀낼 수 있었다.