• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2001년도 추계학술발표논문집
• /
• pp.35-40
• /
• 2001

동적 전압 조정(DVS)은 모바일 환경에서 프로세서에서의 전력 소모를 줄일 수 있는 가장 효율적인 방법으로 많은 연구가 진행중이다 또한 MPEG 디코딩은 모바일 기기에서 가장 중요하고 또한 전력 소모가 큰 어플리케이션 중 하나이다. 본 논문에서는 모바일 환경에 적합한 MPEG 디코더를 DVS를 이용하여 구현하였고 전력 소모를 측정하였다. 제안된 첫번째 DVS 알고리즘은 이전의 workload에 의해 다음 workload를 예측하여 전압을 조정하는 것이고, 두번째 알고리즘은 MPEG 프레임의 종류 및 크기를 이용하여 다음 프레임의 디코딩 시간을 예측 한 후 전압을 조절하는 것이다. 실험을 통하여 두번째 알고리즘에 의한 MPEG 디코더가 더 정확한 workload 예측을 통하여 QoS의 저하를 최소화하면서 전력 소모를 더 많이 줄일 수 있었다.

• 전자공학회논문지CI
• /
• 제43권5호
• /
• pp.1-7
• /
• 2006

본 논문에서는 임베디드 시스템에서 사용되는 대표적 저전력 마이크로컨트롤러인 ATmega128을 대상으로 명령어 레벨의 소모전류를 측정, 모델링하였다. 마이크로컨트롤러가 소모하는 전류는 메모리의 접근 유무에 의해 차이가 나며, 메모리 접근 명령어가 메모리 비접근 명령어에 비해 내부 메모리 기준으로 17% 더 높은 전류소모를 나타낸다. 프로그램의 메모리 접근 명령어 사용빈도가 높을수록, 메모리 계층구조에서 낮은 계층의 정보를 접근할수록 프로그램의 전력소모는 비례한다고 관찰된다. 본 논문에서는 명령어 레벨의 소모전류모델화를 통하여 실제 프로그램의 전력소모를 예측, 분석하고 메모리 접근 명령어의 비율을 줄이는 방향으로 프로그램의 전력소모를 최적화한다. 또한 마이크로컨트롤러 기반 시스템에서 프로그램 실행 전력을 최적화할 수 있는 기법을 하드웨어와 소프트웨어 측면에서 다양하게 제안한다.

• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.47-54
• /
• 2004

현재까지 연결선을 타이밍(timing) 관점에서 해석하려는 시도들은 많았지만, 전력 소모의 관점에서 해석하려는 시도는 많지 않았다. 그러나 지금은 연결선의 저항 성분과 신호의 상승 시간이 점차 증가하는 추세에 따라 회로 연결선에서의 전력 소모가 증가하고 있는 시점이다. 특히, 클럭 신호선의 경우 칩 전체 전력 소모 중 30％ 이상을 차지하고 있다. 따라서 회로 연결선에서의 전력 소모를 효과적으로 계산하는 방법이 필요하며, 본 논문에서는 회로 연결선의 동적 전력 소모를 계산하는 간단하면서도 정확한 방법을 제시하고자 한다. 사이즈가 큰 연결선의 동적 전력 소모를 계산하기 위한 축소 모형을 제안하고, 이 축소모형을 구성하는 방법을 제시한다. 제안한 축소 모형의 해석을 통해 연결선 전체의 동적 전력 소모를 근사할 수 있음을 보이고, 이를 간단히 계산하는 방법을 제안 하고자 한다. 노드 수 100∼1000개까지 RC 회로에 대해 제안한 방법을 적용한 결과 연결선의 전력 소모는 HSPICE에 비해 1.86％의 평균 상대 오차 및 9.82％의 최대 상대 오차를 보였다.

• 전자통신동향분석
• /
• 제28권2호
• /
• pp.86-96
• /
• 2013

본고에서는, 국내외 대기전력 감소 프로그램 소개를 통해서 스마트 가전 시장의 대기전력 요구사항을 살펴보고, 해당 요구사항을 만족시키기 위한 기술 동향을 분석하고, 장기적인 스마트 가전 소모전력 감소를 위한 기술 방향을 제시하였다. 대기전력 감소 프로그램을 만족하기 위해서는, 전력반도체를 통한 수동대기 상태의 소모전력 감소 기술과 능동대기 상태의 소모전력 감소 기술개발이 동시에 추진되어야 한다. 더불어, 대학 및 연구소를 통한 장기적 지속적인 원천기술 확보와 기업들의 실험적 접근을 제공하는 인프라 구축의 동반 전략과, 더욱 강력한 대기전력 감소 프로그램의 실행을 통해 기술개발의 필요성을 폭넓게 증대시키는 전략적 접근이 바람직하다.

• 정보처리학회논문지D
• /
• 제16D권6호
• /
• pp.871-880
• /
• 2009

임베디드 소프트웨어의 복잡성 및 대형화로 인하여 기능적 요구사항뿐만 아니라 소모전력 관리와 같은 비기능적 요구사항이 중요시되고 있다. 본 연구에서는 소스 코드 기반의 소모 전력을 분석하는 기존의 접근 방법과 달리 UML 2.0 기반의 모델을 중심으로 하는 임베디드 소프트웨어의 소모전력 분석 기법을 제시한다. 특히 소모 전력 분석을 위해 요구되는 에너지 컴포넌트에 대한 라이브러리 구축에 대하여 제시한다. 제시하는 라이브러리는 모델 기반의 소모전력 분석을 가능하도록 지원할 뿐만 아니라, 임베디드 응용의 변경에 따른 라이브러리 적용이 쉽게 이루어질 수 있다는 장점을 제공한다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2013

본 논문은 효율적인 CPLD 저전력 알고리즘을 제안하였다. 제안한 알고리즘은 DAG를 이용한 그래프 분할 방식을 적용하였다. 주어진 회로를 DAG로 표현한 후 각각의 노드의 값을 설정하여 회로를 구현하고자 하는 CPLD의 구성 요소에 맞도록 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터의 OR 텀수와 입력 변수의, 출력 변수의 수를 고려하여 매핑 가능 클러스터의 소모 전력 값을 구한다. 생성된 매핑 가능 클러스터와 소모 전력 값을 고려하여 소모전력이 최소가 되는 매핑 가능 클러스터를 선정하여 회로를 구현한다. 실험은 [9]와 비교하였으며, 소모전력이 감소되어 알고리즘의 효율성이 입증되었다. 논문에서는 소모 전력을 위한 FPGA 알고리즘을 제안하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.58-60
• /
• 2001

제한된 전력 원을 사용하는 휴대용기기의 대중화에 따라 제한된 전력 원을 보다 효율적으로 사용할 수 있게 하는 저 전력에 대한 연구가 활발히 진행 중에 있다. 특히 휴대용 기기의 성능이 더욱더 고성능화 됨에 따라 휴대용 기기에도 SRAM, DRAM, SDRAM등의 각종 메모리 시스템이 사용되기 시작하였다. 또한 이러한 메모리 시스템은 전체 시스템에 있어서 주요한 전력소모 요인이 되었다 따라서 본 논문에서는 이러한 메모리 장치에 대한 전력 소모 특성을 분석 수행하였으며 분석 수행 방법에 있어서 기존의 방법과는 다르게 Address, Data, 제어신호등에 따른 에너지 소모 특성을 분석함으로서 기존의 연구와는 다르게 H/W차원뿐 아니라 더 상위레벨의 S/W차원가지의 에너지 소모 절감 기법 개발을 위한 흑은 저 전력 S/W 제작을 위한 자료로서 사용될 수 있는 기초 자료를 제공하였다.

• 중소기업융합학회논문지
• /
• 제1권1호
• /
• pp.55-65
• /
• 2011

모바일 통신, 센서 네트워크, 웨어러블 컴퓨터 등 IT 응용기술 분야의 급속한 발전으로 인하여 매우 다양한 영역에서 임베디드 소프트웨어의 요구가 증가하고 있다. 이러한 다양한 응용영역에서 저전력을 소모하는 임베디드 소프트웨어의 개발은 배터리를 이용한 전원공급 시스템으로 인하여 매우 중요하게 여겨지고 있다. 따라서 본 논문에서는 임베디드 소프트웨어의 개발 과정에서 소모전력 특성을 고려하는 소프트웨어 개발 기법에 대하여 제안한다. 일반적으로 소프트웨어의 소모전력은 코드 기반 분석을 통해 절감할 수 있지만, 이 경우는 소프트웨어를 다시 개발할 수도 있는 문제점을 가지고 있다. 따라서 저전력 소모에 대한 요구사항을 기반으로 소프트웨어 개발 과정에서 소모전력을 감소시켜야 하는 방법이 필요하다. 제안하는 소모전력 절감을 위한 임베디드 소프트웨어 개발 프로세스는 다양한 응용분야에서 활용되는 모바일 시스템의 개발에 활용하여 소모전력 측면에서의 경쟁력있는 소프트웨어의 개발이 가능하게 할 것으로 판단된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.464-469
• /
• 2007

현재 이동용 장치(Mobile Device)들에서 전력 소모는 사용자들의 요구에 따라 성능 다음으로 중요한 비중을 차지하고 있다. 특히 배터리 셀의 기술 증가에 비해 프로세서들의 성능 및 요구하는 소비전력이 크게 증가함에 따라 프로세서의 전력 소모를 최소화 하는 연구들이 많이 진행되고 있다. 특히 프로세서의 전력 소모가 많은 비중을 차지함에 따라 프로세서의 전력 소모를 낮추기 위한 방법으로 많은 프로세서들은 DVS(Dynamic Voltage Scaling)와 DFS(Dynamic Frequency Scaling)를 지원한다. 실제 프로세서의 전력 소모는 공급전압에 의 제곱에 비례하고 동작 클럭(Clock) 주파수에 비례한다. 그러나 공급전압은 다시 동작 클럭 주파수에 비례함으로써 DVS와 DFS를 지원하는 대부분의 프로세서는 동작 클럭 주파수를 낮춤으로서 많은 전력 소모를 줄일 수 있게 된다. 그러나 동작 클럭 주파수를 낮추게 되면 태스크들의 실행 시간이 길어지게 되어 실시간 시스템에서 실시간성을 보장하지 못하게 된다. 본 논문에서는 상호간에 공유자원을 갖는 태스크들의 실시간성을 보장하며 동작 클럭 주파수를 낮추는 알고리즘을 제안한다.

• 한국인터넷방송통신학회논문지
• /
• 제19권3호
• /
• pp.91-96
• /
• 2019

센서네트워크를 위한 여러 가지 저전력 MAC들이 제안되어 있다. 그 중 IEEE802.15.4은 동기화로 인한 전력소모가 많은 단점을 가지며 전력소모를 줄이기 위한 수면(sleep)과 각성(awake)을 반복하는 슈퍼프레임(superframe) 동작으로 지연시간이 길어지는 단점이 있다. 대표적 비동기 B-MAC은 체크인터벌에 따라 지연시간을 짧게 할 수는 있지만 송신단에서는 과도한 프리엠블로 전력소모가 발생하며 수신단에서는 오버히어링으로 전력 손실이 발생하는 단점을 가진다. 기존 MAC들의 지연시간과 전력소모 불균형으로 인한 단점을 보완하기 위해 비동기식 B-MAC 기법에 체크인터벌을 적응형으로 운용하는 방법을 제안하고 전력소모 성능을 분석한다.