• 제목/요약/키워드: 본딩 와이어

검색결과 88건 처리시간 0.03초

Thick Film Copper Conductor 의 소결과 소성 분위기 (On Atmospheres for Firing the Thick Film Coper Conductors)

  • 이준
    • 공업화학
    • /
    • 제2권3호
    • /
    • pp.193-198
    • /
    • 1991
  • 후막 구리도체는 귀금속계 도체에 비하여 가격이 저렴하고 전기전도도, 납땜성, 땜납 침식저항, 와이어 본딩성등의 양호한 성질 때문에 매우 중요성을 갖는다. 그러나 우수한 후막 구리도체를 형성하는 것은 구리가 높은 온도에서 쉽게 산화하는 성질로 인해 상당히 복잡하다. 양호한 구리후막을 얻기 위하여 하이브리드 마이크로회로업계는 질소분위기, 반응성분위기 또는 공기분위기를 사용한다. 이 글에서는 후막 구리도체의 소성공정과 세종류의 소성분위기에 대하여 종합적으로 고찰하였다.

  • PDF

이중 대역 RFID 리더에 적용 가능한 Concurrent 이중 대역 저잡음 증폭기 설계 연구 (A Study on the Design of Concurrent Dual Band Low Noise Amplifier for Dual Band RFID Reader)

  • 오재욱;임태서;김형석
    • 전기학회논문지
    • /
    • 제56권4호
    • /
    • pp.761-767
    • /
    • 2007
  • In this paper, we deal wih a concurrent dual band low noise amplifier for a Radio Frequency Identification(RFID) reader operating at 912MHz and 2.45GHz. The design of the low noise amplifier is based on the TSMC $0.18{\mu}m$ CMOS technology. The chip size is $1.8mm\times1.8mm$. To improve the noise figure of the circuit, SMD components and a bonding wire inductor are applied to input matching. Simulation results show that the 521 parameter is 11.41dB and 9.98dB at 912MHz and 2.45GHz, respectively The noise figure is also determined to 1.25dB and 3.08dB at the same frequencies with a power consumption of 8.95mW.

60 GHz 대역 신호 무결성을 위한 플립 칩 구조 최적화 (Optimization of a Flip-Chip Transition for Signal Integrity at 60-GHz Band)

  • 감동근
    • 한국전자파학회논문지
    • /
    • 제25권4호
    • /
    • pp.483-486
    • /
    • 2014
  • 일반적으로 플립 칩은 와이어 본딩에 비해 신호 무결성을 저해하는 기생 성분이 작지만, 60 GHz 대역에서는 설계하기에 따라서 2 dB 이상의 삽입 손실 차이가 난다. 본 논문에서는 플립 칩 구조의 여러 설계 변수들에 따라 삽입 손실이 어떻게 변하는 지를 분석함으로써 설계를 최적화하는 방법을 제시한다.

GaAs p-HEMT를 이용한 Power LNA의 설계 (The Implementation of Power LNA Using GaAs p-HEMT)

  • 조삼렬;김상우;박동진;김영;김복기
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
    • /
    • pp.29-33
    • /
    • 2002
  • 본 논문은 자기 바이어스(self bias)를 이용한 PCS 대역용 하이브리드 전력 저잡음 증폭기(power LNA) 모듈에 관한 것으로 GaAs p-HEMT 칩을 세라믹 기판에 실장하여 와이어 본딩과 주변 매칭을 통해 고주파 손실을 줄이고 온도 변화에 대한 안정성과 1.2㏈의 저잡음, 21~23㏈m의 P$_1$㏈를 실현하였다. 10mm$\times$10mm 크기로 표면 실장이 되도록 단자를 cut-line 형태로 모듈화 하여 안정성과 신뢰성을 향상시켰고 또한 저가격화를 실현하였다.

  • PDF

PHEMT를 이용한 750MHz CATV증폭 모듈 개발 (Development of 750MHz CATV amplifier module using PHEMTs)

  • 유주형;구경헌;조삼열
    • 한국통신학회논문지
    • /
    • 제22권1호
    • /
    • pp.72-80
    • /
    • 1997
  • 알루미나 기판에 PHEMT 칩을 이용하여 750MHz CATV 증폭모듈을 설계 및 제작하였다. 와이어 본딩된 PHEMT 칩을 이용하여 개발된 2단 푸쉬풀 증폭기는 50~750MHz 대역에서 19dB 이득, 15dB 이상의 입출력 반사손실 4.2dB 이하의 잡음지수 특성을 나타내었다. 이 결과는 상용의 750MHz 증폭기모듈의 특성보다 우수하다. 본 논문에서는 증폭기 설계, 회로 구성 및 측정 결과 등을 제시하였다.

  • PDF

파워모듈의 TLP 접합 및 와이어 본딩 (TLP and Wire Bonding for Power Module)

  • 강혜준;정재필
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.7-13
    • /
    • 2019
  • Power module is getting attention from electronic industries such as solar cell, battery and electric vehicles. Transient liquid phase (TLP) boding, sintering with Ag and Cu powders and wire bonding are applied to power module packaging. Sintering is a popular process but it has some disadvantages such as high cost, complex procedures and long bonding time. Meanwhile, TLP bonding has lower bonding temperature, cost effectiveness and less porosity. However, it also needs to improve ductility of the intermetallic compounds (IMCs) at the joint. Wire boding is also an important interconnection process between semiconductor chip and metal lead for direct bonded copper (DBC). In this study, TLP bonding using Sn-based solders and wire bonding process for power electronics packaging are described.

고출력 트랜지스터 패키지 설계를 위한 새로운 와이어 본딩 방식 (A New Wire Bonding Technique for High Power Package Transistor)

  • 임종식;오성민;박천선;이용호;안달
    • 전기학회논문지
    • /
    • 제57권4호
    • /
    • pp.653-659
    • /
    • 2008
  • This paper describes the design of high power transistor packages using high power chip transistor dies, chip capacitors and a new wire bonding technique. Input impedance variation and output power performances according to wire inductance and resistance for internal matching are also discussed. A multi crossing type(MCT) wire bonding technique is proposed to replace the conventional stepping stone type(SST) wire bonding technique, and eventually to improve the output power performances of high power transistor packages. Using the proposed MCT wire bonding technique, it is possible to design high power transistor packages with highly improved output power compared to SST even the package size is kept to be the same.

와이어 본딩용 트랜스듀서 혼의 진동 특성 (Vibration Characteristics of a Wire-Bonding Transducer Horn)

  • 임빛;한대웅;이승엽;안근식;강경완;김국환
    • 한국소음진동공학회:학술대회논문집
    • /
    • 한국소음진동공학회 2007년도 추계학술대회논문집
    • /
    • pp.583-588
    • /
    • 2007
  • This paper investigates the vibration characteristics of a wire-bonding transducer horn for high speed welding devices. The sample wire-bonder uses the input frequency of 136 kHz. The ultrasonic excitation causes the various vibrations of transducer horn and capillary. The vibration modes and frequencies close to the exciting frequency are identified using ANSYS. The nodal lines and amplification ratio of the ultrasonic horn are also obtained in order to evaluate the bonding performance of the sample wire-bonder system. The FEM results and experimental results show that the sample wire-bonder system uses the bending mode of 136 kHz as principal motion for bonding. The major longitudinal mode exists at 119 kHz below the excitation frequency. It is recommeded that the sample system is to set the excitation frequency at 119 kHz to improve bonding performance.

  • PDF

와이어 본더용 Horn-Holder Assembly의 접촉 해석 (Contact Analysis on a Born-Holder Assembly for Wire Bonding)

  • 장창수;안근식;김영준;곽동옥;부성운
    • 대한기계학회논문집A
    • /
    • 제26권10호
    • /
    • pp.2008-2017
    • /
    • 2002
  • Joint structure of a transducer horn-holder assembly fur a wire bonder was examined through FEM contact analysis. A three dimensional modeling and analysis was carried out to survey the internal physics of this structure and to prove the accuracy of a computation compared to a measurement. After validation, a simple two dimensional model was built fur various parametric study considering the efficiency and speed of the computation. Several factors such as boundary conditions, a modeling boundary, mesh density and so on, were considered to obtain consistency with three dimensional analysis. An arc angle and a position of each holder boss were chosen as design parameters. A design of experiment was applied to find out an optimized design of the holder geometry. As a result, a guideline for holder boss design was suggested and main factors and their influence on stress concentration in the transducer horn were surveyed.

RFIC를 위한 실리콘 기판에서의 고품질 본드와이어 인덕터 구현 (Implementation of High-Q Bondwire Inductors on Silicon RFIC)

  • 최근영;송병욱;김성진;이해영
    • 대한전자공학회논문지TC
    • /
    • 제39권12호
    • /
    • pp.559-565
    • /
    • 2002
  • 현재 RFIC를 위해 실리콘 기판상에 구현되는 인덕터의 Q 값은 12 이하로 알려져있기 때문에, 고성능 회로설계를 위해서는 더욱 높은 Q 값을 갖는 인덕터의 구현이 필수적이다. 본 논문에서는 본드와이어를 이용하여 높은 Q 값을 가지는 두 개의 인덕터를 제안하였고, 동일한 인덕터에 PGS를 적용하여 총 4가지 형태의 인덕터를 구현하였다. 제안된 본드와이어 인덕터는 일반적인 금속선로보다 넓은 단면적 때문에 상대적으로 작은 도체 손실을 갖고, 인덕터의 상당부분이 공기 중에 위치하므로 기생 캐패시턴스 성분을 줄일 수 있다. 해석 및 측정결과 1.5 GHz 에서 기존의 나선형 인덕터보다 상당히 개선된 15이상의 Q 값을 가짐을 확인하였다. 또한 자동 본딩 머신을 사용하여 구현하기 때문에, 동일한 형태의 인덕터를 반복적으로 쉽게 만들 수 있다.