• 대한전자공학회논문지TE
• /
• 제39권2호
• /
• pp.29-33
• /
• 2002

수소화된 p형 Si(100)표면에 대기중에서 작동하는 주사형 터널링 현미경(scanning tunneling microscopy-STM)을 이용하여 미세구조를 제작하였다. 시료의 표면처리는 HF 용액에 1분간 담가 수소화하였다. STM의 탐침은 백금합금을 역학적인 방법으로 45$^{\circ}$로 잘라서 사용하였다. STM의 바이어스 전압을 변화시켜가며 미세구조를 제작하였다. 최적의 미세구조 선폭은 30 nm이고 이 때의 바이어스 전압은 1.7V, 터널링 전류는 1nA였다.

• 대한전자공학회논문지
• /
• 제14권3호
• /
• pp.18-24
• /
• 1977

본 논문은 FET의 핀치오프특성을 이용하여 직렬인버어터회로를 구성하고 그것의 출력특성을 게이트바이어스 주파수 및 부하의 변동에 따라 분석하였다. 상기 회로는 SCR직렬인버어터회로에서 생기기 쉬운 게이트바이어스주파수 및 부하의 변동에 따른 출력의 불안정을 제거하였다. 그러나 FET직렬인버어터의 전류용량이 적어 경부하에 적당하다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.158-164
• /
• 2002

본 연구에서는 탄소나노튜브를 직류 바이어스가 인가된 유도결합형 플라즈마 열선 화학기상증착 장치를 이용하여 58$0^{\circ}C$ 이하의 저온에서 유리기판의 변형 없이 수직 배향 시켰다. 탄소나노튜브의 성장을 위해 강화유리기판 위에 전도층으로 Cr을 증착하였고, 그 위에 촉매 층으로 Ni을 순차적으로 RF magnetron cputtering 장치를 이용하여 증착 시켰다. 성장 시 탄소나노튜브의 저온에서의 좋은 특성을 위해 높은 온도에서의 열분해를 목적으로 텅스텐 필라멘트를 이용하였으며, 수직 배향 시키기 위해서 직류 바이어스를 이용하였다. 성장된 탄소나노튜브는 수직적으로 잘 배향 되었으며, 저온에서 좋은 특성을 보였다. 탄소나노튜브의 특성화에는 SEM, TEM을 관찰하였으며, Raman spectroscopy를 이용하여 흑연화도를 측정하였고, 전계방츨 특성은 전류 전압 특성곡선과 Fowler-Nordheim plots를 이용하였다.

• 한국전자파학회논문지
• /
• 제12권1호
• /
• pp.65-70
• /
• 2001

본 연구에서는 CDMA 단말기요 Receiver MMIC를 설계하였다. 전체회로는 저잡음 증폭기, 하향 주파수 혼합기, 중간주파수 증폭기 그리고 바이어스 회로로 구성된다. 바이어스회로는 문턱전압과 전원접압의 변화에 대해 보상동작을 한다. 제안된 토폴리지는 높은 선형성과 저잡음 특성을 가진다. 설계결과는 다음과 같다. 전체 변환이득은 28.5 dB, 저잡음 증폭기의 압력은 IP3는 8 dBM, 하향주파수 혼합기의 압력 IP3는 0 dBm 이며 전체회로의 소모전류는 22.1 mA이다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.316-321
• /
• 2005

새로운 전류원 모델과 이 전류원 모델에 대응하는 파라메터의 직접추출 방법을 제안하였다. 전류원 모델파라메터를 위한 정확하고 해석적인 계산방법을 유도하였다. 이러한 해석적 모델링 방법을 기반으로 스케일 가능한 H8T 모델을 만드는 방법에 적용되었다. 단조함수적 스케일링이 가능하도록 하도록 하기 위해, 모델링 과정에서, 몇몇 파라메터들의 증복성(redunduncy)을 제거하는 방법을 개발하였다. 이러한 방법에 기반을 둔 모델을 실제 소자에 적용 했을때, 소자의 온도, 바이어스 및 크기변화를 잘 예측할 수 있었다.

• 한국재료학회지
• /
• 제8권1호
• /
• pp.10-12
• /
• 1998

Si FEA 로부터 tip의 표면을 Ti금속으로 silicidation한 새로운 2극형 Ti-실리사이드 FEA를 제작하고 이의 전계방출 특성을 Si FEA의 경우와 비교하였다. 양극과 음극간의 거리를 10$\mu\textrm{m}$로 유지하고 $10^{-8}$Torr의 고진공 상태에서 측정한 실리사이드 FEA의 turn-on전압은 약 40V로, 전계방출전류와 정상상태 전류 변동율은 150V의 바이어스 아래에서 약 3x$10^{-2}$ $\mu$A/tip와 0.1%min로 나타났다. Ti-실리사이드 FEA는 Si FEA에 비해 낮은 turn-on 전압, 높은 전계방출전류 및 고내구특성을 나타내었다.

• 대한전자공학회논문지
• /
• 제17권2호
• /
• pp.10-14
• /
• 1980

본 논문에서는 DH-laser diode의 threshold current를 계산하기 위하여 2차고조파 왜곡 (se cond harmonic distortion)에 대해 Rate 방정식 (Rate-equation)을 동적상태와 정적상태 방정식으로 연릴하여 계산하였다. 특히 고조파 왜곡 ( )을 계산하는데 바이어스 전류 에 대하여 변조 전류 을 변조계수 m으로 놓고 (Jm=mJo)계산하여 주입전류 J가 Jth에서 2차 고조파 왜곡이 최대치를 가짐을 보여 ,이제까지 알려진 Jth조사 방법보다 간편하고 정확하게 조사할 수 있음을 제시하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.195-195
• /
• 2011

플라즈마를 이용한 반도체 이온 주입 공정(Plasma Immersion Ion Implantation)에서 이온 도즈량(DOSE) 측정은 공정 신뢰성 및 재현성 확보를 위해 중요하다. 본 연구에서는 도즈량 측정을 위해 패러데이컵과 같이 측정 장비를 챔버에 직접 삽입 시키지 않고 챔버 외부에서 이온 주입을 위한 바이어스 전극의 직류 펄스 전압 및 전류 신호 측정을 통해 실시간으로 도즈량을 추출하는 방법을 개발하였다. 펄스 전압 신호에서 전압 신호 상승, 하강 시간에 의해 발생된 변위 전류와 플라즈마 발생 소스의 RF잡음등을 제거한 후 이온 포격으로 인한 2차 전자 방출 계수를 고려하여 펄스 동작 기간 추출을 통해 실시간으로 측정하는 알고리즘을 구현하였다.

• 한국통신학회논문지
• /
• 제25권5B호
• /
• pp.974-984
• /
• 2000

전압 강하 변환기의 구동 회로를 제안하였다. 구동 회로의 load regulation 특성을 개선하기 위하여 적응 바이어스(adaptive biasing) 개념을 제안하였고 이 개념을 도입한 NMOS 구동 회로를 설계하였다. 적응 바이어스 전류 구동 개념이 적용된 NMOS 구동 회로는 구동단에서의 밀러(Miller) 효과가 없으므로 위상 여유가 크고 안정된 주파수 특성을 보여주고 있다. NMOS 구동단은 같은 구동 전류를 흘려줄 경우 PMOS 구동단에 비해 훨씬 적은 트랜지스터 크기 비로 설계 제작이 가능하므로 칩 면적을 크게 줄일 수 있으며 PMOS 구동단에서의 같은 보상 커패시터나 보상 추로 회로가 없다. 제안된 회로는 0.8 $\mu\textrm{m}$ CMOS 공정 기술을 이용하여 구현되었으며 설계가 간단하고, 대기 전력(quiescent power)이 60 ㎼로 측정되었다. 전체 크기는 150 $\mu\textrm{m}$$\times$ 360 $\mu\textrm{m}$이고 100$\mu\textrm{A}$부터 50 ㎃ 까지의 구동 전류 변화 조건하에서 5.6 ㎷의 load regulation 값을 얻었다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.1-7
• /
• 2006

본 논문에서는 자동 온도 보상 기법을 사용한 on-chip CMOS 내부 전원 전압 발생기를 제안하였다. PMOSFET의 경우, 게이트 바이어스 저압에 따라 온도의 변화에 대한 소오스-드레인간 전류 특성이 달라진다. 제안된 내부 전원 전압 발생기는 서로 다른 게이트 바이어스 전압에 두 개의 PMOSFET를 놓고, 이의 온도에 대한 서로 상이한 소오스-드레인간 전류 특성을 이용하여 내부 전원 전압 발생기 전체의 온도 의존도를 줄였다. 제안된 회로는 동부-아남 $0.18{\mu}m$ 공정을 이용하여 제작되었으며 측정 결과로 내부 전원 전압은 $-10^{\circ}C{\sim}100^{\circ}C$의 범위에서 $-0.49mV/^{\circ}C$의 온도 의존도를 보였으며 $2.2V{\sim}4.0V$의 동작 범위에서 외부 전압에 대하여 내부 전원 전압의 변화는 6mV/V를 나타내었다. 전체 전류소모는 $1.1{\mu}A@2.5V$로 저전력을 구현할 수 있었다.