Abstract
This paper presents a Receiver MMIC for the CDMA terminal. The complete circuit is composed of Low Noise Amplifier, Down Conversion Mixer, Intermediate Frequency Amplifier and Bias circuit. The Bias circuit implementation, which allows for compensation for threshold voltage and power supply voltage variation are provided. The proposed topology has high linearity and low noise characteristics. Results of the designed circuit are as follows: Overall conversion gain is 28.5 dB, input IP3 of LNA is 8 dBm, input IP3 of down conversion mixer is 0 dBm and total DC current consumption is 22.1 mA.
본 연구에서는 CDMA 단말기요 Receiver MMIC를 설계하였다. 전체회로는 저잡음 증폭기, 하향 주파수 혼합기, 중간주파수 증폭기 그리고 바이어스 회로로 구성된다. 바이어스회로는 문턱전압과 전원접압의 변화에 대해 보상동작을 한다. 제안된 토폴리지는 높은 선형성과 저잡음 특성을 가진다. 설계결과는 다음과 같다. 전체 변환이득은 28.5 dB, 저잡음 증폭기의 압력은 IP3는 8 dBM, 하향주파수 혼합기의 압력 IP3는 0 dBm 이며 전체회로의 소모전류는 22.1 mA이다.