• 전자공학회논문지
• /
• 제53권5호
• /
• pp.98-107
• /
• 2016

합성형 멤리스터 에뮬레이터와 M-R 뮤테이터 기반 멤리스터 에뮬레이터의 특성들을 분석하고 차이점을 비교하였다. 멤리스터는 가변 저항 특성을 갖는 소자로서 저항, 커패시터, 인덕터 다음의 4번째 전기회로 기본소자이다. 멤리스터 에뮬레이터는 이 멤리스터의 가변저항 특성을 전자소자들을 조합하여 구현한 회로인데, 멤리스터 상용화 이전까지의 멤리스터 연구를 위해서는 필수 회로이다. 대표적인 멤리스터 에뮬레이터에는 그 구현 방법에 따라 전자소자들을 조합하여 가변 저항특성을 구현하는 합성형 멤리스터 에뮬레이터와 M-R 뮤테이터를 사용하여 비선형소자로부터 가변저항 특성을 구현하는 M-R 뮤테이터 기반 멤리스터 에뮬레이터가 있다. 본 논문에서는 이 두 가지 에뮬레이터의 구현 방법과 특성들을 분석하고 그 차이점을 연구하였다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.324-331
• /
• 2013

본 논문에서는 멤리스터 에뮬레이터 회로를 PCB 보드 상에서 구현하여 이의 측정을 통해서 멤리스터의 고유한 pinched hysteresis 특성을 관찰하였다. PCB 보드 상에서 구현된 멤리스터 에뮬레이션 회로는 간단한 부품으로 구성되어 있고 복잡한 회로 블록을 사용하지 않았기 때문에 집적회로의 구현 시에도 매우 작은 면적으로 설계가 가능하다는 장점이 있다. 또한 본 논문에서는 프로그램 가능한 이득증폭기를 멤리스터 에뮬레이션 회로를 사용하여 설계해서 이 회로의 전압이득이 멤리스터의 저항의 프로그래밍을 통해서 조절이 가능하다는 것을 보였다. 이득증폭기에 사용되는 멤리스터 에뮬레이션 회로의 구현을 위해서 멤리스터 소자의 특성 중에 하나인 threshold switching 특성이 회로로 구현되어 VREF 보다 낮은 전압이 인가되었을 때는 멤리스터의 저항 값이 변하지 않도록 설계하였고 이의 동작을 시뮬레이션을 통해서 검증하였다. 본 논문에서 PCB 보드 상에서 구현되고 검증된 멤리스터 에뮬레이션 회로와 이 회로를 이용한 프로그램 가능한 이득증폭기는 멤리스터 소자의 실제 제작이 불가능한 경우에, 멤리스터의 동작과 기능, 특성 및 멤리스터 응용회로의 이해에 많은 도움이 될 것이다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.65-72
• /
• 2013

본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.67-74
• /
• 2014

본 논문은 멤리스터-CMOS 기반의 잉여 이진 부호화 자리수 (RBSD) 가산기를 제안한다. 기존의 RBSD 가산기는 리플 캐리 가산기에 비해 큰 면적을 차지한다. 또한 처리하는 비트 수가 적을 때 연산 속도가 느린 단점이 있다. 제안된 RBSD 가산기는 기존 RBSD 가산기의 단점을 보완하기 위해 멤리스터-CMOS 회로를 사용한다. 제안된 멤리스터-CMOS 기반의 RBSD 가산기는 기존 RBSD 가산기에 비해 단위 셀 면적이 45% 감소하였고, 지연시간이 24% 감소하였다. 제안된 멤리스터-CMOS 기반의 RBSD 가산기의 구현으로 인해 RBSD 가산기의 장점이 더욱 부각되고, 대용량 회로에서 더 큰 이득을 얻는다.

• 한국지능시스템학회논문지
• /
• 제26권5호
• /
• pp.368-374
• /
• 2016

본 논문에서 뉴런시냅스 응용을 위한 이산화 타이타늄 나노와이어 기반 멤리스터 소자의 전기회로 모델의 실험적 연구를 보인다. 제안하는 멤리스터 소자의 전기회로 모델은 IC 칩과 연산증폭기, 곱셈기 저항 및 커패시터 등의 수동소자 등으로 이루어진다. 멤리스터 소자의 등가모델의 시간파형, 주파수 특성, I-V 곡선 및 전력특성 등에 대한 PSPICE 모의실험 및 하드웨어 구현의 실험적 연구를 하였다. 측정결과, 히스테리시스 전류-전압 특성 등 실제 멤리스터 소자의 전기적 특성에 유사한 결과를 확인하였다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.64-71
• /
• 2014

곱셈기는 멀티미디어 통신 시스템과 같이 다양한 신호처리 알고리즘을 갖는 복잡한 연산을 수행한다. 곱셈기는 상대적으로 큰 전달 지연시간, 높은 전력 소모, 큰 면적을 갖는다. 이 논문은 멤리스터-CMOS 기반의 재구성 가능한 곱셈기를 제안하여 곱셈기 회로의 면적을 줄이고 다양한 응용프로그램에 최적화 된 비트폭을 제공한다. 멤리스터-CMOS 기반의 재구성 가능한 곱셈기의 성능은 1.8 V 공급전압에서 멤리스터 SPICE 모델과 180 nm CMOS 공정으로 검증했다. 검증 결과 제안한 멤리스터-CMOS 기반의 재구성 가능한 곱셈기는 종래의 것과 비교시 면적, 지연시간, 전력소모가 각각 61%, 38%, 28% 개선되었고, twin-precision 곱셈기와 면적 비교에서도 22% 개선되었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.49-58
• /
• 2015

본 연구에서는 $TiO_2$멤리스터와 동일한 동작특성을 갖는 멤리스터 에뮬레이터 회로를 비접지형 회로로 개발하였다. 대부분의 기존 멤리스터 에뮬레이터는 다른 멤리스터나 소자들과의 연결성을 고려하지 않은 접지 식으로 개발된 것들이다. 본 연구에서 개발한 멤리스터 에뮬레이터는 비접지식으로서, 출력 단을 접지할 필요가 없기 때문에 다른 소자들과 연결이 가능하여, 다양한 회로들과의 연결하여 동작을 확인하는데 사용할 수 있다. 개발한 멤리스터 에뮬레이터의 기능을 확인하기 위해서 저항과 직렬로 연결한 회로와 4개의 멤리스터 에뮬레이터를 직렬 및 병렬로 연결한 휘트스톤 브리지 회로를 구성하였다. 또한 이브리지 회로가 신경망 시냅스의 가중치 연산이 가능함을 보였다.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.80-87
• /
• 2015

멤리스터는 인가된 전하의 크기에 따라 저항의 크기가 변화하고, 외부 전원이 끊겨도 이전의 저항 상태를 계속 기억하는 새로운 형태의 메모리소자이다. 일반적인 멤리스터는 직류 전압을 인가할 경우, 시간에 대해서 저항의 크기가 비선형적으로 프로그램밍되는 특성을 갖고 있다. 멤리스터에 대한 용이한 프로그램을 위해서는 시간에 대해서 저항의 크기가 선형적으로 증가 혹은 감소하는 것이 바람직하다. 본 연구팀은 과거 +, - 및 0 에 대한 가중치 프로그램이 가능한 멤리스터 브릿지 회로 구조를 제안한 바 있다. 멤리스터 브릿지 회로에서 두 개의 멤리스터는 서로 다른 극성으로 직렬 연결되고, 반대 극성의 멤리스터들 간의 상호 보완 관계에 의해 강력한 선형화 효과를 갖는다. 본 논문에서는 브릿지 회로의 시간에 대한 멤리스터의 선형적 프로그램 특성을 연구하였고, HP 사의 $TiO_2$ 멤리스터와 윈도우 기반 비선형성 멤리스터 모델을 사용하여 선형화 효과를 검증하였다. 멤리스터 브릿지 회로는 멤리스터를 이용한 시냅스 회로에서 시냅스의 가중치 프로그램을 수행할 경우, 유용하게 사용될 것으로 전망된다.

• 대한전자공학회논문지SD
• /
• 제49권5호
• /
• pp.1-9
• /
• 2012

저항, 콘덴서, 및 인턱터와 함께 4의 회로 소자로 알려진 멤리스터가 개발되었으나, 아직 그 전기적 특성이 충분히 해석되지 않고 있다. 멤리스터들은 연결된 극성에 따라서 저항이 증가 혹은 감소하며, 직렬 혹은 병렬연결 형태에 따라서 그 동작 특성이 다양해진다. 본 연구에서는 HP의 $TiO_2$ 멤리스터를 모델로 하여 다양한 직 병렬회로에 대한 전기적 특성을 분석하였다. 이를 위해서 사인파 입력신호에 대해서 나타나는 전압-전류 간의 히스테르시스 루프의 다양한 모양을 분석하였다. 본 멤리스터 연구결과는 멤리스터 소자에 대한 특성 이해와 논리 회로 및 뉴런 셀에의 응용회로들의 특성을 분석하는데 유용하게 사용될 수 있다.

• 전자통신동향분석
• /
• 제29권2호
• /
• pp.97-105
• /
• 2014

본고에서는 시냅스의 생물학적 기능과 이를 모방하는 멤리스터, 멤리스터와 CMOS(Complementary Metal-Oxide-Semiconductor) 트랜지스터의 하이브리드, 그리고 멤리스터 기반의 집적회로 구현에 관한 최신 연구개발 동향을 다루었다. 기억과 스위칭을 동시에 수행할 수 있는 시냅스 모방 멤리스터는 Moore의 법칙에 따른 집적도 한계의 도래시점을 지연시킬 수 있으며, 디지털 컴퓨팅의 한계를 극복하여 학습능력을 가지는 지능형 실시간 병렬처리 시스템을 구현할 수 있는 잠재력을 가지고 있다. 또한 멤리스터는 신경세포의 기능을 재해석하는 계기가 되어 뇌과학 발전에도 크게 기여할 것으로 예상된다. 저전력으로 구동하는 지능형 프로세서의 조기 등장을 위해서는 뇌 과학, 나노소재 및 소자기술, 집적회로 설계 및 공정기술, 뉴로컴퓨팅(neuro-computing) 등 다양한 분야의 융합전략이 요구된다.