• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1472-1477
• /
• 2007

현재 정보사회는 다양한 정보를 멀티미디어 환경에서 이용자가 편리한 서비스를 제공받게 된다. 이러한 신호를 처리하는데 디지털화는 필수적이다. 또한 부족한 주파수의 자원을 효율적으로 이용하는 필터 기술 또한 더욱 요구되어지고 있다. 본 논문에서는 저주파 음성 대 역에서의 FIR 디지털 대역 통과 필터를 협대역으로 설계하고 설계된 필터를 DSP Kit를 이용, 실험 검증하고자 한다.

• 융합신호처리학회논문지
• /
• 제5권2호
• /
• pp.151-158
• /
• 2004

본 논문에서는 디지털 필터 모델에 대한 역 필터링 기법을 제안한다. 이 기법은 안정한 non-causal IIR 역 필터를 안정한 causal 역 필터로 변환(근사)시키는 것이다. 실제로 이 역 필터에 대한 FIR 근사 방법을 제안한다. 전역통과 시스템에 대한 역 필터의 임펄스 응답은 그 시스템에 대한 임펄스 응답의 거울 영상(mirror image) 임을 알 수 있다. 특히 전역통과 시스템에 대한 임펄스 응답이 이러한 대칭성을 갖기 때문에, 제안한 기법은 다른 시스템 보다 전역통과 시스템에 더욱 유용하다. 제안한 역 필터링 기법을 설명하기 위하여, 네 개의 예제를 제시한다. 그들 중 둘은 전역통과 필터에 대한 것이며, 다른 두 개의 예제는 IIR과 FIR 필터에 대한 것이다. 또한 컴퓨터 시뮬레이션을 통하여 제안한 기법이 잘 동작함을 보인다.

• 한국통신학회논문지
• /
• 제15권2호
• /
• pp.166-175
• /
• 1990

기존 FIR 필터에는 回路가 複雜하고 高價의 乘算器가 많이 所要되기 때문에 實現에 제약을 받는다. 本 論文에서는 小型, 低價, 低電力消費, 高速 디지털필터로 實現하기에 적합하면서 乘算器를 사용하지 않는 FIR 필터 構造를 제시한다. 그 構造는 {0,{\pm}$2^n$;n=integer} 에서 두 개의 원소조합으로 표시되는 係數를 갖는 트랜스버설필터와 積分器로 구성된다. 컴퓨터 시뮬레이션에 의해 성능을 검토하였는바, 기존의 有限語長 FIR 필터의 경우와 비교하여 유사한 정도의 양호한 應答特性이 나타났다.

• 한국정보통신학회논문지
• /
• 제5권4호
• /
• pp.630-638
• /
• 2001

본 논문은 기존의 고정밀 오디오 ADC 칩 내에서 통과대역 내에서 발생하는 감쇠 특성을 보상하기 위해 디지털 데시메이션 필터의 구조를 FIR와 IIR 필터를 혼합한 구조를 제시하였다. 제시된 AU 구조에 의해 기존의 디지털 데시메이션 필터 구조 보다 RAM과 MAC크기가 감소됨을 알 수 있었고, 6차 $\Delta\Sigma$ 변조기와 디지털 데시메이션 필터의 특성은 통과대역 내$(\leq\; 0.4535 \times fs)$에서 진폭은 $\pm0.0007dB,\; 0.4535\times fs$ 에서 감쇠는 -0.0013(dB), 저지대역 이상$(\geq\; 0.5465 \times fs)$에서 감쇠는 -110dB였고, 통과대역 내에서 군지연이 30.07/fs〔s〕이고, 군지연 오차가 0.1672%였으며, 군지연 특성은 기존 구조와 유사하였다.

• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.806-815
• /
• 2006

디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다.

• 정보처리학회논문지B
• /
• 제8B권4호
• /
• pp.395-402
• /
• 2001

본 논문에서는, 1차원 및 2차원 웨이브렛 함수를 전역통과필터(APF)와 지연기의 병렬접속에 위한 재귀형(IIR) 디지털 필터로 구성하는 방법을 제안한다. Mallat에 의하여 웨이브렛 변환과 필터뱅크가 밀접한 관계에 있다는 것이 알려졌고, 완전 재구성 필터뱅크로부터 웨이브렛 함수를 도출하는 다양한 방법이 알려져 있다. 그러나, 이러한 방법의 대부분은 비재귀형(FIR) 디지털 필터에 근거를 두는 것으로, 재귀형 디지털 필터에 의한 방법은 거의 제안되어 있지 않다. 재귀형 필터를 이용하는 장점은 비재귀형에 비하여 낮은 차수로 표현되는 점이다. 또 직교 웨이브렛 함수를 끌어내기 위한 직교조건을 용이하게 만족시킬 수 있다. 본 논문에서는 웨이브렛 함수에 요구되는 레귤레리티(Regularity)조건을 만족시키기 위하여, 최대 평탄성(Maximally Flat)을 부가한 새로운 1차원 및 2차원 재귀형 웨이브렛 함수의 도출법을 보인다.

• 대한전자공학회논문지
• /
• 제19권4호
• /
• pp.38-48
• /
• 1982

본 논문에서는 적응 델타 변조기 (ADM)를 A/D 변환기로 사용하는 FIR ADM 디지탈 필터의 성능과 구현 방법을 연구하였다. 이 필터는 지금까지 사용되는 PCM 필터와는 달리 승산이 필요 없을 뿐만 아니라 또한 저전력 소모, 크기 및 가격면 등에서 여러 가지 장점이 있다. 필터의 성능 해석을 위하여 필터의 mean-squared error의 식과 원하는 성능을 갖기 위한 필터의 word Length의 식을 유도하였고 이를 computer simulation에 의해서 입증하였다. 또한 디지탈 필터의 성능을 최적화 하기 위해서 parameter값들을 simulation에 의해서 최적화 하였다. 마지막으로 단일 및 다수의 신호를 동시에 처리할 수 있는 FIR ADM 디지탈 필터의 설계에 관해서 고찰하였다.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.328-336
• /
• 2006

지상파 디지털 TV 방송 서비스를 위해 송신기에서는 인접 채널에 미치는 영향을 최소화하기 위해서 FCC에서 규정한 전송 신호에 대한 emission mask를 만족하도록 채널 필터를 사용한다. 이러한 채널 필터는 군지연과 크기 왜곡을 야기하는데, 이를 보상하기 위해서 전치등화기를 사용한다. 기존의 전치등화기는 모두 FIR 필터링에 근간을 두고 있었지만, 본 논문에서는 FIR 필터링을 사용하는 전치등화 방법을 제안한다. IIR 필터는 pole-zero 모델링 특성이 있어서 기존 FIR 필터를 이용하는 방법에 비해서 신호 대 잡음비를 향상시킬 수 있고 채별 필터의 왜곡뿐만 아니라 DTV 송신기 내에 존재하는 다양한 선형적인 계곡까지 보상할 수 있는 장점이 있다. 시뮬레이션을 통하여 제안된 IIR 전치등화기가 FIR 전치등화기에 비해서 잔류 평균 자승 오차 측면에서 매우 우수함을 보인다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1986년도 춘계학술발표회 논문집
• /
• pp.78-80
• /
• 1986

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.567-570
• /
• 1988

This paper describes the design of FIR filtering DSP-chip that can be operated without programming. The proposed DSP-chip has not only the improvement of execution time but also selectivity of filter length from N=1 to N=128. Hilbert Transformer can be designed from this chip. FIR filter system is composed of Data memory/Control Unit, external memory and multiplier-accumulator. Data memory/Control Unit is laid out in this paper.