• 전력전자학회논문지
• /
• 제4권1호
• /
• pp.26-34
• /
• 1999

비선형 반도체 전력변화장치의 사용이 급증함에 따라 전원 측에 발생되는 고조파 및 무효전력을 보상하기 위한 능동전력필터에 관한 연구가 많이 이루어져 왔으며 실용화를 위한 노력이 계속 되고 있다. 그러나 수동필터 대비 능동전력필터의 가격이 아직까지는 고가이기 때문에 이의 상용화가 더디게 진전되고 있는 추세이며, 특히 소·중용량의 능동전력필터의 제어를 위하여 디지털 신호 처리용 프로세서인 DSP(digital signal processor)를 사용하는 경우 아직까지 그 가격이 고가이기 때문에 능동필터의 제어가격을 상승시키는 요인으로 작용한다. 한편 능동전력필터의 가격을 낮추기 위해 아날로그 제어기만을 도입하는 경우 제어회로가 너무 복잡해 지고 제어의 유연성이 떨어지는 단점을 수반하게 된다. 본 논문에서는 3상 5[kVA]급 농동전력필터의 저가형 제어기를 구현하기 위해 저가의 원칩 마이크로프로세서인 80C196KC를 사용하영 디지털 제어부를 구성하며 이를 통해 보상전류 성분의 계산 및 직류단 일정 전압제어를 수행하고, 능동필터 시스템의 전류제어를 위하여 아날로글 형태의 제어기인 히스테리시스 제어기를 함께 사용한다. 컴퓨터 시뮬레이션을 통해서 보상 시스템의 특성을 해석하였으며 실험에 의해 능동전력필터의 저가화를 위해 설계된 제어기가 고조파 및 무효전력 보상을 충실히 수행함을 확인하였다.

• 한국음향학회지
• /
• 제24권1호
• /
• pp.11-20
• /
• 2005

본 논문에서는 PLL (Phase Locked Loop)없이 동작할 수 있는 S/PDIF (Sony Philips Digital Interface) 수신기의 연구에 관하여 다룬다. 현재 대부분의 오디오 장치와 오디오 프로세서에서 S/PDIF 수신기가 사용되고 있음에도 불구하고, 국내에서는 이에 관한 연구가 많지 않은 실정이다. 현재 사용되고 있는 S/PDIF 수신용 상용 DAC(Digital-to-Analog Converters) 칩들은 모두 내부에 PLL 회로를 포함하고 있다. PLL 회로는 S/PDIF 디지틸 신호로부터 클럭 정보를 뽑아내고 클럭과 입력 신호간의 동기화를 맞추는 역할을 한다. 그러나, PLL 회로는 "아날로그 회로"라는 특성 때문에 VLSI (Very Large Scale Integrated Ciruits)회로의 SOCs (System On Chips)설계에 있어 많은 어려움을 야기한다. 본 논문에서는 PLL 회로 없이 순수 디지털 회로로만 구현된 S/PDIF 수신기를 제안하였다. 제안된 수신기의 핵심 아이디어는 16 MHz의 기본 클럭과 S/PDIF 신호의 속도비를 이용한다는 것이다. 본 논문에서는 수십만개의 S/PDIF 입력 신호에 대한 디코딩 확인 후, PLL같은 아날로그 회로 없이 순수 디지틸 회로만으로 S/PDIF 수신기를 설계할 수 있음을 확인하였다. 제안된 S/PDIF 수신기는 SOC 설계용 If로서 활용될 수 있을 것으로 본다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.96-101
• /
• 2015

최근 NFC(Near Field Communication)기능을 내장한 스마트폰의 급속한 보급과 더불어 다양한 응용분야와 서비스들이 생겨나고 있다. 기존 비접촉식 스마트카드의 주요 기능이었던 전자식 잠금장치(DDL; Digital Door Lock)와 전자결제를 휴대폰으로 대체할 수 있을 뿐 아니라, Bluetooth 나 Wifi 등의 통신기술에서 초기 setup 과정의 번거로움을 덜어주는 페어링(Pairing) 기능, 가전제품들을 휴대폰으로 모니터링하고 컨트롤하는 기능, 최근 수요가 급격히 증가하고 있는 다양한 센서들의 데이터를 휴대폰으로 수집하여 통신망으로 연결시켜 주는 기능 등 수요가 급격히 증가하고 있다. 이 다양한 센서들과 NFC가 접목됨으로써 한동안 국가적으로 추진해 왔던 USN(Ubiquitous Sensor Network)을 한층 활성화 할 것으로 기대된다. 또한 이는 최근에 큰 화두가 되고 있는 사물인터넷(IoT; Internet of Things) 기술의 핵심이라고 할 수 있는데, IoT 의 최종단에서 중요한 역할을 담당하고 있다. 이러한 기능들을 수행하기 위해서는 NFC 브릿지라고 하는 즉, 각종 디바이스와 휴대폰의 NFC 컨트롤러칩을 연결시켜 주는 기능을 하는 칩이 필요하게 된다. 기존의 Passive 태그 칩 기능에 다양한 디바이스들과의 인터페이스 기능을 추가함으로써 간단하면서도 저렴한 NFC 브릿지 기능을 수행할 수 있도록 하는 칩이다. 본 연구에서는 NFC Forum에서 만든 NFC 표준을 기반으로 하여 NFC 브릿지 칩을 설계하고 구현하였다. 이 칩은 크게 디지털 파트와 아날로그 파트로 구성이 되어 있어서, RF 신호 처리와 이를 디지털 신호로 변환하여 디바이스와 인터페이스가 가능하도록 하였다. 특히 RF 감지를 통하여 디바이스의 호스트 프로세서를 깨우는 기능을 추가함으로써 디바이스의 전력손실을 최소화 할 수 있다. 이 기능은 무전원 혹은 저전력 디바이스에 주로 사용되기 때문에 아주 중요한 기능이라고 할 수 있다. 캐리어 주파수는 13.56MHz를 사용하고 있고, 데이터 전송속도는 212kbps 및 424kbps를 지원하고 있으며, SMIC 180nm mixed-mode 공정을 사용하여 제작되어졌다. 제작된 칩의 기능과 성능을 검증하기 위하여 혈당측정기에 적용을 하여 NFC 혈당측정기 시스템을 구현하였는데, 이 구현된 시스템도 본 논문에 기술하였다.

• 대한전자공학회논문지SD
• /
• 제47권9호
• /
• pp.14-23
• /
• 2010

본 논문에서는 유럽에서 사용되는 이동형 디지털 방송인 DVB-T/H 신호를 수신 및 신호처리 가능한 DVB-T/H SiP를 제작하였다. DVB-T/H SiP는 칩이 PCB 내부에 삽입될 수 있는 IC-임베디드 PCB 공정을 적용하여 설계되었다. DVB-T/H SiP에 삽입된 DVB-T/H IC는 신호를 수신하는 RF 칩과 어플리케이션 프로세서에서 활용할 수 있도록 수신된 신호를 변환하는 디지털 칩 2개를 원칩화한 모바일 TV용 SoC 이다. SiP 에는 DVB-T/H IC를 동작하기 위해 클럭소스로써 38.4MHz의 크리스탈을 이용하고, 전원공급을 위해 3MHz로 동작하는 DC-DC Converter와 LDO를 사용하였다. 제작된 DVB-T/H SiP는 $8mm{\times}8mm$ 의 4 Layer로 구성되었으며, IC-임베디드 PCB 기술을 사용하여 DVB-T/H IC는 2층과 3층에 배치시켰다. 시뮬레이션 결과 Ground Plane과 비아의 확보로 RF 신호선의 감도가 개선되었으며 SiP로 제작하는 경우에 Power 전달선에 존재하는 캐패시터와 인덕터의 조정이 필수적임을 확인하였다. 제작된 DVB-T/H SiP의 전력 소모는 평균 297mW이며 전력 효율은 87%로써 기존 모듈과 동등한 수준으로 구현되었고, 크기는 기존 모듈과 비교하여 70% 이상 감소하였다. 그러나 기존 모듈 대비평균 3.8dB의 수신 감도 하락이 나타났다. 이는 SiP에 존재하는 DC-DC Converter의 노이즈로 인한 2.8dB의 신호 감도 저하에 기인한 것이다.

• 한국정보통신학회논문지
• /
• 제10권4호
• /
• pp.659-666
• /
• 2006

서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 정밀한 모션제어 즉, 정확한 속도조절과 위치 잡기를 수행함으로써 자동화 시스템에서 중요한 부분으로 사용된다. 특히, 선형추진 BLDC모터는 볼스크류, 타이밍 벨트, 랙/피니온과 같은 마찰 유도 전달 메카니즘들과 연결을 갖는 회전식 서보모터들에 비해 다양한 장점들을 갖는다. 본 논문은 정현파 구동형 선형 추진 BLDC모터의 동특성과 출력들로부터 얻어지는 정보를 이용하여 미지의 전동기 계통 파라미터들을 추정하는 방식을 제안한다. 추정된 파라미터들은 제어기와 외란 관측기의 이득을 조절하는데 사용될 수 있다. 이러한 목적을 이루기 위해 고성능의 디지털신호처리프로세서로 계자기준제어(FOC)기법을 구현하기 위해 설계된 TMS320F240을 선형 BLDC 서보 전동기의 제어기로서 사용한다. 이 서보전동기 응용 전용의 DSP는 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어기에 중요한 역할을 담당하게 된다. 이 선형 BLDC 서보 전동기 시스템은 또한 IPM 구동기와 홀센서 타입의 전류센서모듈 그리고 게이트 구동 신호와 고장 신호들의 전기적 절연을 위한 광결합 모듈을 포함한다.

• 대한의용생체공학회:의공학회지
• /
• 제19권1호
• /
• pp.59-68
• /
• 1998

디지털 보청기는 기존의 아날로그 보청기에 비하여 많은 장점이 있다. 디지털 신호처리 프로세서의 발달과 더불어 최근에 다양한 디지털 보청 알고리즘과 완전한 디지털 보청기가 선보였다. 디지털 보청기의 알고리즘을 개발하거나 디지털 보청기를 새로이 평가하려는 사람들에게 난청자를 대상으로 하는 임상연구는 필수적으로 거쳐야 하는 과정이다. 그러나 이러한 임상연구는 실제 난청자를 대상으로 하여야 하기 때문에 난청자와 검사자 간에 통상적으로 많은 시간과 노력이 필요하며 원활한 의사 소통이 때로는 어려울 수 있다. 왜냐하면 난청자들의 연령이 너무 어리거나 많아서 의사소통에 지장을 주거나 검사자가 필요로 하는 시간에 비슷한 난청 유형을 가진 대상자를 모으기 어렵다. 본고에서는 임상연구를 보조하여 디지털 보청기 또는 알고리즘이 개발되기까지 수행되어야 할 많은 임상연구의 결과를 예측하고 평가할 수 있는 디지털 난청 시뮬레이션 방법을 제안하고, 실제 환자의 데이터를 사용한 시뮬레이션과 그에 대한 임상 실험을 통하여 시스템의 성능을 평가하였다. 실험 결과, 정상인으로부터 모델링된 환자 데이터와 매우 유사한 측정 결과를 얻어냄으로써, 제안된 시스템이 목적하고자 하는 바를 이룰 수 있음을 검증하였다. 또한 난청 시뮬레이터의 목적인 디지털 보청기 알고리즘을 개발하기 위한 평가 툴로서, 개발 초기에 다양한 디지털 보청기용 알고리즘을 구현하여 실제 난청 시뮬레이터와 연계하여 실험함으로써 보청기 알고리즘의 평가 및 새로운 보청기 알고리즘을 개발하고 평가하거나 향후 난청자를 대상으로 하는 임상연구에서 사용할 수 있는 유용성을 입증하였다.로 우유 교육 프로그램이 향후보다 체계적이고 확대되어 지속적으로 실시된다면, 우유에 대한 의미는 물론 인식 그리고 지식 정도에 있어 효과적인 결과를 유도할 수 있을 것이다.니하였다. 6) Dibutyryl cyclic AMP 및 8-bromo cyclic GMP 모두 혈소판응집률(血小板凝集率)을 감소시켰고, 후자(後者)는 전자(前者)에 비(比)하여 월등(越等)히 현저(顯著)하였다. sodium nitroprusside에 의한 항응집률(抗凝集率)은 methylene blue 전처치(前處置)에 의하여 길항(拮抗)되었으나, bovine hemoglobin전처치에 의하여는 영향(影響)을 받지 아니하였다. 이상(以上)의 성적(成績)을 종합(綜合)하면, 뇌졸중증(腦卒中症)때, 특히 뇌혈전증(腦血栓症)의 응급치료시(應急治療時) sodium nitroprusside의 응용(應用)이 가능(可能)하다고 사료(思料)되며, 이에 대(對)하여 임상적(臨床的) 치료(治療)가 기대되는 바이다.다시 상승(上昇)하는 경향(傾向)이었다. 중성지질(中性脂質) 중(中) climacteric rise 및 숙도(熟度)와 관련하여 변화(變化)한 것은 diglyceride 및 sterol ester의 2종(種)이었으며 glyceride가 중성지질(中性脂質) 전량(全量)의 변화(變化)와 동일(同一)한 경향(傾向)인데 반(反)하여 sterol ester은 climactric onset까지 증가(增加)하다가 기후(其後) 감소(減少)하였다. 인지질(燐脂質)도 저장기간(貯藏期間) 중(中) 처리구(處理區)에 관계(關係)없이 다같이 감소(減少)되었는데, 그 정도(程度)

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.275-288
• /
• 2006

빠른 디자인 공간 탐색 (Design space exploration)은 응용 프로그램의 동작을 구현하기 위한 임베디드 시스템을 디자인하는데 매우 중요하다. Time-to-market이 디자인의 주관심사가 되어감에 따라 ASIP(Application specific instruction-set processor)에 기반한 접근 방식이 디자인 방법론적으로 중요한 대안이 되고 있다. 이러한 접근 방식에서는 타깃 프로세서의 ISA(Instruction set architecture)를 코드 크기와 실행 속도 측면에서 응용 프로그램에 가장 적합하도록 변경한다. 본 논문의 목적은 우리의 새로운 재겨냥성 컴파일러를 소개하고, 많이 알려진 디지털 신호 처리용 응용 프로그램을 위한 ASIP 기반 디자인 공간 탐색에서 컴파일러가 어떻게 활용될 수 있는지 설명하고자 하는 것이다. 새롭게 개발된 재겨냥성 컴파일러는 이전의 재겨냥성 컴파일러의 기능을 제공할 뿐만 아니라 application 프로그램의 특징을 시각화하고 application 프로그램의 프로파일된 결과를 제공하므로 application의 성능을 증가시키기 위해 어떤 명령어들을 넣어야 하는지를 결정하는데 도움을 준다. 재겨냥성 컴파일러의 ADL(Architecture description language)를 이용하여 타깃 프로세서의 초기 RISC-style ISA을 기술하고, 컴파일러가 응용 프로그램을 위한 어셈블리 코드를 더 최적화할 수 있도록 응용 프로그램에 특화된 명령어를 ISA에 점진적으로 추가해 나간다. AC3 오디오 codec을 위한 실험 결과로부터 우리는 32%의 성능 증가와 20%의 프로그램 크기 감소를 얻을 수 있는 6개의 새로운 특화 명령어를 빠르게 찾을 수 있었다. 따라서 우리는 고성능의 재겨냥성 컴파일러는 특정 응용 프로그램을 위한 새로운 ASIP의 빠른 디자인을 하기 위한 중요한 핵심이라는 것을 확인할 수 있었다.

• 대한전자공학회논문지TE
• /
• 제39권3호
• /
• pp.1-7
• /
• 2002

본 논문에서는 다중 PFD(Phase Frequency Detector)와 적응 전하펌프 회로를 설계하여 지터 잡음 특성과 주파수 획득 과정을 향상시킨 새로운 PLL 클럭 발생기를 제안한다. 기존의 PLL은 넓은 데드존과 듀티 사이클 특성을 갖고 있기 때문에 지터잡음을 발생하고, 긴 지연시간 때문에 고속 동작에는 부적합하다. 본 논문에서는 이러한 문제를 해결하기 위하여, TSPC(True Single Phase Clocking) 회로를 이용하여 다중 구조를 갖는 PFD를 설계하였다. 데드존 특성, 듀티 사이클의 제한조건을 개선할 수 있도록 회로를 설계하였으며, 탁월한 지터잡음 성능을 향상시킬 수 있었다. 또한 적응 전하펌프 회로를 사용하여 PLL을 설계하였으며 루프필터의 전하펌프 전류를 증가시킴으로써 주파수 획득 특성을 개선 할 수 있었다. Hspice 시뮬레이션을 수행한 결과, 제안한 PLL은 데드존이 0.01ns 미만이고, 입력신호의 듀티 사이클에 무관하며, 50ns의 빠른 획득시간을 갖는 것을 확인할 수 있었다. 따라서 제안된 회로는 고성능 마이크로프로세서 및 디지털시스템에 적용될 수 있다.

• 대한전자공학회논문지TC
• /
• 제43권2호
• /
• pp.66-75
• /
• 2006

본 논문은 이더넷 PON 기술 기반 FTTH 시스템 구현에 관한 것이다 이 시스템은 OLT와 ONT로 구성되었다. OLT는 시스템 당 최대 24개의 기가비트 인터페이스를 지원하며, 향후 디지털 통신 방송 융합 서비스를 고려한 설계로 융통성과 확장성을 가지고 있다. OLT 시스템은 스위치 모듈, 가입자 모듈, 프로세서 모듈, 그리고 E-PON 링크 모듈로 이루어져 있으며, 리눅스 운영체제를 탑재하고 있다 ONT는 가입자 댁내에 실장되어 IP-TV 및 인터넷 서비스를 제공할 수 있으며, IP-TV 신호 전달 특성을 개선하기 위하여 IP-TV 전용 인터페이스를 가지고 있다 우리는 이 시스템을 통하여 E-PON MAC 성능을 측정하였으며, IP-TV용 가상링크와 데이터용 가상링크를 분리하여 ONT에서 트래픽별 QoS 제어 특성을 측정하였다.

• 방송공학회논문지
• /
• 제12권1호
• /
• pp.53-60
• /
• 2007

Digital Broadcasting Satellite (DBS) 수신기는 실시간으로 위성으로부터 수신되는 방송신호를 실시간으로 NTSC A/W 스트림으로 변환하는 기능을 수행한다. 따라서 Multi-tasking 방식은 실시간 응용시스템에서 프로세서의 효율적인 사용에 매우 효과적인 방법이다. 본 논문에서는 H/W, S/W micro kernel을 이용한 hybrid approach를 통하여 H/W micro kernel과 multi-tasking programming과의 관계를 적절히 조절하여 시스템의 처리속도를 증가시켰다. 또한 DBS수신기에서의 실시간 처리를 위해 각각의 프로세스들간의 스케줄 적정성을 확보하기 위해 시스템의 요구사항이 만족되도록 개발된 critical hard real-time task들에 대한 스케줄 적정성을 먼저 평가하고, 그 밖의 soft real-time task 들에 대한 스케줄링 가능성에 대한 평가를 진행하여 전체적으로 실시간 처리에 문제가 발생하지 않도록 embedded 소프트웨어를 개발하였다.