

논문 2010-47SD-9-3

# IC-임베디드 PCB 공정을 사용한 DVB-T/H SiP 설계

( Design of DVB-T/H SiP using IC-embedded PCB Process )

이 태 현\*, 이 장 훈\*, 윤 영 민\*, 최 석 문\*\*\*, 김 창 균\*, 송 인 채\*\*,  
김 부 균\*\*, 위 재 경\*\*

( Tae-Heon Lee, Jang-Hoon Lee, Young-Min Yoon, Seog-Moon Choi, ChangGyun Kim, In-Chae  
Song, Boo-Gyoun Kim, and Jae-Kyung Wee )

## 요 약

본 논문에서는 유럽에서 사용되는 이동형 디지털 방송인 DVB-T/H 신호를 수신 및 신호처리 가능한 DVB-T/H SiP를 제작하였다. DVB-T/H SiP는 칩이 PCB 내부에 삽입될 수 있는 IC-임베디드 PCB 공정을 적용하여 설계되었다. DVB-T/H SiP에 삽입된 DVB-T/H IC는 신호를 수신하는 RF 칩과 어플리케이션 프로세서에서 활용할 수 있도록 수신된 신호를 변환하는 디지털 칩 2개를 원칩화한 모바일 TV용 SoC이다. SiP에는 DVB-T/H IC를 동작하기 위해 클럭소스로써 38.4MHz의 크리스탈을 이용하고, 전원공급을 위해 3MHz로 동작하는 DC-DC Converter와 LDO를 사용하였다. 제작된 DVB-T/H SiP는 8mm x 8mm 의 4 Layer로 구성되었으며, IC-임베디드 PCB 기술을 사용하여 DVB-T/H IC는 2층과 3층에 배치시켰다. 시뮬레이션 결과 Ground Plane과 바이의 확보로 RF 신호선의 감도가 개선되었으며 SiP로 제작하는 경우에 Power 전달선에 존재하는 캐페시터와 인더터의 조정이 필수적임을 확인하였다. 제작된 DVB-T/H SiP의 전력 소모는 평균 297mW이며 전력 효율은 87%로써 기존 모듈과 동등한 수준으로 구현되었고, 크기는 기존 모듈과 비교하여 70% 이상 감소하였다. 그러나 기존 모듈 대비 평균 3.8dB의 수신 감도 하락이 나타났다. 이는 SiP에 존재하는 DC-DC Converter의 노이즈로 인한 2.8dB의 신호 감도 저하에 기인한 것이다.

## Abstract

This paper reports the fabrication of a DVB-T/H System in Package (SiP) that is able to receive and process the DVB-T/H signal. The DVB-T/H is the European telecommunication standard for Digital Video Broadcasting (DVB). An IC-embedded Printed Circuit Board (PCB) process, interpose a chip between PCB layers, has applied to the DVB-T/H SiP. The chip inserted in DVB-T/H SiP is the System on Chip (SoC) for mobile TV. It is comprised of a RF block for DVB-T/H RF signal and a digital block to convert received signal to digital signal for an application processor. To operate the DVB-T/H IC, a 3MHz DC-DC converter and LDO are on the DVB-T/H SiP. And a 38.4MHz crystal is used as a clock source. The fabricated DVB-T/H SiP form 4 layers which size is 8mm x 8mm. The DVB-T/H IC is located between 2nd and 3rd layer. According to the result of simulation, the RF signal sensitivity is improved since the layout modification of the ground plane and via. And we confirmed the adjustment of LC value on power transmission is necessary to turn down the noise level in a SiP. Although the size of a DVB-T/H SiP is decreased over 70% than reference module, the power consumption and efficiency is on a par with reference module. The average power consumption is 297mW and the efficiency is 87%. But, the RF signal sensitivity is declined by average 3.8dB. This is caused by the decrease of the RF signal sensitivity which is 2.8dB, because of the noise from the DC-DC converter.

**Keywords :** DVB-T/H, SiP, embedded PCB

\* 학생회원, 숭실대학교 전자공학과 (Dept. of Electronic Eng., Soongsil University)

\*\* 평생회원, 숭실대학교 정보통신전자공학부(School of Electronic Eng., Soongsil University)

\*\*\* 정회원, 삼성전기(주) (Samsung Electro-Mechanics)

※ 이 논문은 2009년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임  
(2009-0086631)

접수일자: 2010년5월29일, 수정완료일: 2010년8월27일

## I. 서 론

DVB-T/H는 현재 유럽에서 널리 쓰이는 디지털 방송의 규약이며 협세대에서는 여러 가지 코덱 즉, H.264, MPEG-2, MPEG-4, AVC 등으로의 고화질 고속 신호 처리가 가능한 수준에 이르렀다<sup>[1~2]</sup>. 특히, DVB-T/H는 일반적인 개념의 방송을 이동형 휴대 단말기 시장으로 확대하기 위한 것으로써 현재 DVB-T/H 모듈은 모바일 제품 등의 적용에 널리 사용되어지고 있다. 그러므로, DVB-T/H 모듈은 저전력, 소형화가 특히 필수적인 과제이다.

특히 모듈을 소형화하기 위해서는 System in Package(SiP) 기술이 효율적이다. SiP는 하나의 패키지에 여러 다이들과 능동 및 수동소자들을 함께 상주시킴으로써 SiP가 사용되는 보드의 설계를 단순화 시키고 부품의 크기를 줄일 수 있는 멀티 칩 솔루션이다. 게다가 고속 및 소형화 뿐만 아니라 모듈의 설계 시간과 가격적인 측면에서도 효율적인 기술이라고 할 수 있다<sup>[3]</sup>.

더불어 최근에 개발된 IC-임베디드 PCB 기술은 일반적으로 쓰이는 PCB의 내부에 IC를 삽입 시키는 기술인데, 이를 이용하면 IC가 PCB 내부에 삽입되면서 모듈 위에 오실레이터와 레귤레이터를 비롯한 능동 소자 및 수동소자들을 위치시킬 수 있다<sup>[4]</sup>. 그러므로 SiP와 IC-임베디드 PCB 기술을 이용한다면 기존에 제작되는 DVB-T/H 모듈에 비해 획기적으로 집적도가 높은 초소형 모듈의 개발이 가능하다. 그러나 IC-임베디드 PCB가 가지는 구조적 특수성은 모듈의 동작에 전자기적 영향을 줄 수 있다. 이로 인해 기존의 SiP 설계 방법과는 다른 방법으로 설계가 이루어져야 한다.

본 논문에서는 IC-임베디드 PCB 공정을 이용한 DVB-T/H SiP를 설계하고, SiP의 성공적인 동작을 보장하기 위한 IC-임베디드 PCB의 구조적 특수성을 고려한 설계 방법을 제시하였다. DVB-T/H SiP는 VHF, UHF, L-Band 대역의 신호를 수신하는 DVB-T/H IC를 비롯하여 38.4MHz의 크리스탈과 3MHz로 동작하는 1.8V DC-DC Converter와 LDO, 수동소자들로 구성되어 있다. 모듈 동작의 안정성을 위해 RF 신호선의 경우에 Return Current Path를 고려한 설계를 적용하였고, Power 전달선의 경우에는 모듈의 회로도 자체와 PCB 보드, SiP 등으로 구현된 3가지 경우를 상정하여 시뮬레이션을 통한 효과를 분석하고 개선 방법을 제안하였다.

## II. 임베디드 PCB의 구조

그림 1은 IC-임베디드 PCB 공정을 사용하여 모듈을 제작할 경우의 PCB 구조를 보여준다. IC-임베디드 PCB 구조는 코어층(Core Layer)과 빌드업층(Build-Up Layer)으로 두 부분으로 구성된다. 코어층은 PCB 내부에 삽입될 IC가 위치하는 층이다. 코어층에는 IC를 고정시키고, IC의 입출력 핀과 모듈의 회로가 연결되도록 IC의 연결을 위한 랜딩 패드가 존재한다. 이 패드는 비아를 통해 SiP 모듈의 Bottom layer와 연결된다. 코어층의 상하에는 추가적으로 다수의 빌드업층이 존재할 수 있는데, DVB-T/H SiP는 총 4개 층의 회로가 설계되므로 빌드업층은 코어층의 상하로 각각 한 개씩 존재하게 된다. 각 층의 내부에 존재하는 유전체는 PPG로 이루어져 있는데, 유전율은 4.7이고 Loss Tangent는 0.013이다. 코어층에 존재하는 IC의 입출력 핀의 수직 방향에 따라 위나 아래 방향으로 빌드업층에 존재하는 회로를 연결시켜주기 위해 비아들을 배치한다. 결국 총 4개 층으로 존재하는 4층의 회로를 기반으로 맨 위에 존재하는 Top layer에 능동 및 수동소자들이 위치하게 되고 가장 아래층인 Bottom layer는 DVB-T/H SiP의 외부 출력 핀들을 배치하여 출력 핀들을 통하여 어플리케이션 보드와 연결이 되는 구조이다.

IC-임베디드 PCB에 존재하는 코어층과 빌드업층은 서로 다른 두께의 유전체와 Copper 층을 가진다. 코어층과 빌드업층은 서로 다른 Copper layer의 두께를 가지고 있는데, 이러한 차이는 PCB 상에 회로를 구성할 때 적용해야 하는 설계 룰의 차이를 가져온다. 특히, DVB-T/H SiP의 제작에서 크기의 소형화를 위한 집적도를 높이는 것이 중요한 쟁점이 되므로, 회로의 면적을 최대한 줄이기 위해서는 설계 룰에 대한 분석은 필수적이다. 또한 IC가 PCB 내부에 삽입되는 구조는 코




그림 1. IC-임베디드 PCB의 구조

Fig. 1. The structure of IC-embedded PCB.

어층과 빌드업층에 서로 다른 설계 룰을 요구한다. 먼저 코어층의 경우에는 IC가 존재하게 되므로 IC와 관련된 설계 룰이 추가된다. IC가 위치하는 경우에 그 주위로 Guard ring 역할을 하는 Floating 된 Copper 부분이 존재한다. 이 Guard ring은 일정한 폭을 가지며 IC로부터 일정한 공간을 두고 위치하고 있다. 빌드업층은 코어층에 비해 Copper의 두께가 얇기 때문에 요구하는 설계 룰이 더 세밀하다. 그러므로, 신호선의 설계 룰과 관련하여 이는 코어층과 비교하여 더 높은 밀도의 회로를 구성할 수 있다.

### III. 설계

#### 1. 제안된 모듈 설계 방법

IC-임베디드 PCB 구조의 SiP를 효율적으로 설계하기 위해서는 사전에 설계 방법이 제시되고 이에 따라 작업이 이루어져야 한다. 그림 2는 DVB-T/H의 SiP 설계를 위해 이루어져야 하는 분석과 설계의 절차를 보여준다. SiP 설계는 Signal Integrity 와 Power Integrity, EMI 등을 고려하여 이루어져야 하는데, 이에 대한 효율적인 순서가 제시되지 않을 경우 설계를 하는데 소요되는 시간과 비용이 증가하게 된다. 설계 방법에서는 크게 분석, 설계, 검증 순서로 분류되어 이루어지게 되는데 세부적인 사항으로는 먼저 모듈에 대한 물리적 구조에 대한 분석이 필요함을 알 수 있다. 모듈 제작에 필요한 공정에 대한 분석을 통해 사용될 재료와 크기, 두께 등의 수치를 고려하여 향후 모듈 동작에 미칠 영향을 먼저 분석하고, 또한 신호선 사이의 간격이나 비아의 크기 등을 고려한 설계 룰을 확정함으로써 설계에 적용 할 수 있도록 한다. 그리고 SiP의 동작에 있어서 IC를 비롯한 모듈에 삽입되는 능동 및 수동소자들의 특성을 파악하는 것은 중요하다. 특히 디지털과 아날로그 동작으로 구분되는 IC의 구조는 인접한 다른 칩들의 위치와 동작에 따라 심각한 영향을 줄 수도 있다. 그러므로 IC와 소자들의 위치를 정하는 과정은 설계에서 중요한 단계라고 볼 수 있다. 이어서 모듈은 2층 이상의 다층구조로 제작되기 때문에 Power와 Ground Plane의 형태를 어떻게 구성할 것인지에 대하여 계획해야 한다. 이는 Power Integrity 측면에서 Power의 전달을 효과적으로 하기 위함인데, 현재 SiP에서는 파워의 종류와 전달 목표 지점을 파악하여 구성을 해야 한다. 칩과 소자들의 위치와 Power/Ground 에 대한 구성이 끝나면 신




그림 2. 제안된 SiP 모듈의 설계 방법

Fig. 2. The suggested design method of the SiP module.

호선을 연결해주는 라우팅 작업 단계를 거치게 되는데 이는 신호선이 전달하는 신호의 특성에 따라 RF Line과 IF+BB Line 들에 대한 구성으로 나누어진다. RF 신호선은 특히 높은 주파수로 인해 주위 환경에 대한 민감도가 높으므로 우선적으로 라우팅이 이루어져야 하고 그 후에 IF+BB Line들에 대한 라우팅이 이루어지게 된다. 이렇게 해서 일차적으로 설계가 완료된 모듈에 대해 공정상 구현되는 실질적인 물리적 요소에 대한 각종 파라미터들과 Signal Integrity, Power Integrity 등을 파악하기 위해 Test Item을 선정하여 측정 결과를 바탕으로 모듈 설계에 대한 문제점이나 보완점을 찾고 수정하여 설계를 완료하는 방식으로 모듈에 대한 설계 순서를 따르게 된다.

#### 2. DVB-T/H 모듈의 시스템

##### 가. DVB-T/H 모듈의 시스템 구성

그림 3은 DVB-T/H IC로 이루어진 시스템의 블록




그림 3. DVB-T/H 모듈의 시스템 블록 다이어그램  
Fig. 3. System block diagram of the DVB-T/H module.

다이어그램을 보여준다. DVB-T/H SiP에서 사용되는 IC는 설정에 따라 DVB-T/H, T-DMB/DAB, 1-SEG와 3-SEG ISDB-T 규약의 신호처리가 가능하다. 어플리케이션 프로세서와 연결되는 인터페이스로는 SPI, SDIO를 비롯한 UART, JTAG, GPIO 등이 지원이 된다. 방송의 수신을 위해 VHF, UHF, L-Band 대역의 주파수를 사용하며 이는 사용되는 방송 규약에 따라 정해진다. 또한 RF Core Power로써 1.8V의 전원이 필요하며 이는 DC-DC Converter로 공급을 받으며 Core Power는 LDO를 통한 1.2V의 전원을 공급받는다. 추가적으로 VIO Power로써 모듈 외부에서 직접적으로 1.8-3.3V의 전원을 공급받는다. 그러므로 모듈 내에는 크게 3개의 RF 신호선이 필요하며 3개의 전원공급을 위한 Power Plane 및 Line을 필요로 한다. IC에는 38.4MHz의 기본 클럭이 공급되어야 하며 이는 크리스탈 오실레이터를 사용하여 공급된다. 이러한 시스템의 구성으로 인해 모듈의 동작을 위해서는 IC와 더불어 크리스탈 오실레이터, LDO, DC-DC Converter를 비롯한 R,L,C 수동소자들을 필요로하게 된다.

#### 나. DVB-T/H 모듈의 시스템 특성 분석

SiP의 안정적인 동작을 보장하기 위한 설계를 진행하기 위해서는 먼저 모듈을 구성하는 칩과 소자들의 특성을 파악 하는 것이 필수적이다. IC의 내부적으로는 RF 신호처리를 위한 PLL, ADC 등의 아날로그 블록과 어플리케이션 보드와의 통신을 위해 처리되는 디지털 블록으로 나뉘는데, 아날로그 블록의 경우엔 잡음에 대한 민감도가 디지털 블록에 비해 상대적으로 높다고 볼




그림 4. DVB-T/H IC의 물리적 구조  
Fig. 4. Physical structure of the DVB-T/H IC.

수 있다.

그림 4는 DVB-T/H IC의 내부에 존재하는 아날로그와 디지털 블록의 물리적인 위치 정보를 나타낸다. DVB-T/H IC를 제외한 다른 소자들은 구조적으로 IC의 위에 존재하게 되므로 IC 내부의 신호처리 특성에 대한 물리적 구조는 중요하게 고려되어야 한다. 이를 바탕으로 소자들의 배치가 이루어지기 때문이다. DVB-T/H IC에 3개의 전원을 공급하기 위해서는 모듈의 외부에서 직접적으로 인가되는 VIO Power를 제외하고 RF\_Core Power와 Core Power의 공급을 위해 각각 DC-DC Converter와 LDO 를 사용하게 된다. DC-DC Converter는 3MHz의 동작 주파수를 갖는다.

이는 잡음 소스로써 작용하여 아래에 존재하는 IC의 동작에 영향을 줄 수 있다<sup>[5]</sup>. 이는 소자가 배치되는 상황에서 고려되어야 할 요소로 작용한다. 또한 DVB-T/H IC의 동작을 위한 클럭 소스로써 크리스탈이 사용되었는데, 이것 역시 부차적인 잡음의 소스로 역할을 하기 때문에 배치에서 고려되어야 한다.

#### 3. DVB-T/H 모듈의 설계

DVB-T/H SiP는 DVB-T/H IC를 중심으로 전원을 공급하기 위한 DC-DC Converter와 LDO가 존재하고 크리스탈 오실레이터가 연결되어 있다. 또한 전원의 필터와 디커플링 캐패시터의 역할을 위한 수동소자들이 곳곳에 위치해 있다. 이러한 능동 및 수동소자들의 위치는 DVB-T/H IC의 특성을 고려하여 배치되어야 한




그림 5. DVB-T/H IC와 소자들의 배치  
Fig. 5. Placement of the DVB-T/H IC and components.

다. 앞서 언급되었던 DVB-T/H IC의 아날로그와 디지털 블록의 동작 부분은 그림 4와 같다. 그리고 그 위에 배치될 주요 소자로써는 DC-DC Converter, LDO, 크리스탈 등이 존재하는데 이는 잡음의 민감도가 높은 DVB-T/H IC의 아날로그 부분과 가까이 위치하게 되면 문제가 발생 할 가능성이 존재한다는 사실을 고려하여 배치를 해야 한다. 동시에, 크리스탈의 클럭이 DVB-T/H IC에 전달되는 신호선의 길이를 되도록 짧게 하여 클럭 신호의 Integrity를 최대한 보장해주는 배치가 이루어져야 한다. 그림 5는 코어층에 존재하는 DVB-T/H IC를 바탕으로, 위의 Top layer에 배치된 주요 소자들의 위치와 방향을 나타낸다. 이러한 소자들의 배치는 향후 이루어질 라우팅 작업을 고려하여 이루어지게 된다. 이를 위해 먼저 대략적인 라우팅이 구성되어야 하는데, 라우팅 작업에서도 DVB-T/H IC에 존재하는 VHF, UHF, L-Band 3개의 RF 신호를 위한 신호선은 RF의 높은 민감도를 고려하여 해당 신호선의 길이를 최소화 시키고, 주위에 그라운드를 배치하여 신호의 전달성을 높여주어야 한다. 우선적으로 라우팅된 RF 신호선을 기준으로 IF와 BB에 해당하는 신호선들의 라우팅 작업을 하는데, Bottom Layer의 경우에 공정상 설계 룰에 따른 공간의 제한 때문에 모듈의 외부출력 핀들에 대한 효과적인 배치가 요구된다. 대부분의 외부출력 핀들은 DVB-T/H IC로부터 직접적으로 연결이 되므로 가장 근접한 곳에 위치하게끔 배치를 하되, 핀이 가지는 신호의 성격에 따라 조정을 해주어야 한다. Top Layer의 라우팅은 DC-DC Converter와 LDO, 크리스탈과 같은 능동소자들의 배치를 고려하여 이루어져야 하




그림 6. 설계된 DVB-T/H SiP의 Layout  
Fig. 6. Layout of designed DVB-T/H SiP.

는데, 이는 특히 IC-임베디드 PCB 공정의 구조적 특징으로 다층이지만 엇갈린 신호선이 서로 다른 층으로 교차되는 장점을 가지지 못하는 특성을 고려하여 설계의 주의를 요구하게 된다. Power와 Ground는 Plane 형태로 설계가 되었는데, Bottom Layer의 RF Line들을 위해 세 번째 층은 Ground Plane으로 구성하고, 두 번째 층은 Power Plane으로 구성하여 Power가 다양한 위치에서 안정적으로 공급될 수 있도록 설계 하였다. 특히 Power Integrity와 Ground 공진을 고려하였을 때, Plane의 형태가 주요 이유로 존재하는데, 서로 다른 Layer를 연결해주는 역할을 하는 비아의 존재가 Plane 형태의 Power/Ground의 모양을 바꾸어주게 되는 상황에서 비아의 위치는 상당히 중요하다.

그림 6은 최종적으로 설계된 모듈의 Layout을 보여준다. 그림 6의 (a)는 Top Layer의 Layout 인데, DC-DC Converter, LDO, 크리스탈 등이 DVB-T/H IC의 아날로그 그, 디지털 구조가 고려되어 배치되었고, 수동소자들의 배치 역시 Top Layer에서의 라우팅에서 엇갈리는 신호선이 없도록 하였다. 또한 그 외 부분은 신호의 안정성을 위해 Ground Plane으로 처리하였다. 그림 6의 (b)와 (c)는 각각 Power와 Ground가 Plane 형태로 설계되었음을 보여준다. 그림 6의 (d)는 Bottom Layer의 Layout이다. 신호선의 Return Current Path를 보장하기 위해 Ground

영역의 확장을 고려하였다.

#### 4. 설계된 DVB-T/H 모듈의 분석

##### 가. RF 신호선의 특성 분석

향후 제작되는 DVB-T/H SiP의 안정적인 동작을 보장하기 위해서는 RF 신호선과 Power 전달선의 특성을 분석할 필요가 있다. 그림 7은 DVB-T/H SiP에 존재하는 3개의 RF 신호선에 대해 설계 단계에서 분석을 통해 수정한 것을 보여준다. 신호선의 신호 전달성을 향상시키기 위하여 Return Current Path를 고려한 Ground의 영역을 확장 시키고 Ground Via Wall 구성




그림 7. RF 신호선 주위 Ground 부분의 수정  
Fig. 7. Modification of ground guard fence around RF signal lines.




그림 8. RF 신호선들의 주파수 특성  
Fig. 8. Frequency characteristic of RF signal lines.

을 추가하였다<sup>[6]</sup>. 그럼 8은 DVB-T/H SiP에 3개의 RF 신호선에 대한 주파수 특성에 대해 시뮬레이션 한 결과이다. 수정 전과 후를 비교하였을 때 RF 신호선의 신호 전달성이 향상되는 것을 확인하였다. VHF 신호선의 경우에는 해당 대역에서 약 0.5dB의 개선 효과가 있으며, UHF 신호선의 경우에는 1.5~2dB가 향상되었다. 또한 L-Band 신호선에서는 2.5dB가 개선되었다.

##### 나. Power 전달선의 특성 분석

DVB-T/H SiP에서 IC를 동작시키기 위한 주요 전원은 패키지에 존재하는 DC-DC Converter를 통해 공급된다. DC-DC Converter에서 IC에 이르는 Power 전달선에는 3MHz로 동작하는 DC-DC Converter에서 발생한 해당 주파수를 가진 리플 전압을 최소화 시키기 위해 인덕터와 캐패시터로 이루어진 LC 필터가 존재한다. DVB-T/H SiP에 존재하는 LC 필터는 상대적으로 기존에 보드 상에서 구현되었던 LC 필터와 비교하여 Power 전달선의 길이와 형태에 따라 Parasitic Inductance와 Capacitance의 변화로 인해 필터의 성능에 변화가 생긴다. 그림 9는 구현된 방식에 따른 Power 전달선의 주파수 특성에 대한 시뮬레이션을 하기 위한 모델링 구성을 보여준다. 시뮬레이션은 3가지 경우의 설계 사례를 바탕으로 이루어졌다. 첫 번째는 처음에 설계된 회로도 대로 회로를 구성하는 것이고, 두 번째와 세 번째는 각각 일반 PCB 보드위에 구성된 경우와 IC-임피던스 PCB 공정을 이용해 제작되는 SiP에




그림 9. Power 전달선의 모델링  
Fig. 9. Modeling of power transmission lines.




그림 10. Power 전달선의 주파수 특성

Fig. 10. Frequency characteristic of power transmission lines.

Power 전달선이 구성된 경우이다. Board와 SiP의 경우에는 Line, Plane, Via의 요소에 대한 모델링이 필요하나, Line과 Plane은 Partial Element Equivalent Circuit (PEEC) 방식으로 다수의 Cell로 구성되었으며 비아의 경우에는 시뮬레이션의 신뢰성을 높이기 위하여 Ansoft Q3D 프로그램을 통하여 특성을 분석하였다<sup>[7]</sup>.

그림 10은 3가지 상황의 Power 전달선 설계에 따른 주파수 특성에 대한 시뮬레이션 결과를 보여준다. 시뮬레이션 결과에 따르면 IC-임베디드 PCB 공정을 이용한 SiP 상에 구성된 회로의 경우에 3MHz의 리플 전압을 감소시키기 위해 3MHz 대역의 신호통과 특성이 기존의 회로도와 PCB 보드 상에 구현된 경우 보다 30dB의 성능 하락이 존재한다. 이는 SiP에 구성된 불안정한 Return Current Path와 복잡한 비아 구조로 인한 Parasitic Inductance, Capacitance의 변화에 기인한 것이다. 이런 변화는 DC-DC Converter로부터 발생되는 전원 노이즈의 감쇠가 이루어지지 않아 RF 신호 감도에 영향을 줄 수 있다<sup>[8]</sup>. 향후 이를 해결하기 위해서 LC 필터를 구성하는 수동소자들의 값을 조절할 필요가 있다.

#### IV. 실험

##### 1. DVB-T/H SiP의 수신감도 측정 결과

그림 11은 제작된 DVB-T/H SiP의 모습이다. SiP의 크기는 8mm x 8mm이며, 모듈의 성능에 대한 테스트는 신호의 수신 감도와 전력 소모 측면에서 이루어졌




그림 11. 제작된 DVB-T/H SiP

Fig. 11. Fabricated DVB-T/H SiP.




그림 12. DVB-T/H SiP의 신호감도

Fig. 12. Signal sensitivity of DVB-T/H SiP.




그림 13. 신호감도의 DC-DC Converter의 영향

Fig. 13. Effect of DC-DC Converter in signal sensitivity.

다. 그림 12는 DVB-T/H SiP의 수신감도에 대한 결과이다. 5개의 테스트 SiP는 평균적으로 기존에 생산되는 DVB-T/H IC가 Top Layer에 존재하는 SiP 모듈과 비교하여 약 3.8dB의 수신감도 저하가 나타났음을 확인할 수 있다. 하지만, 이는 SiP에 존재하는 DC-DC Converter의 노이즈 발생으로 인한 성능 열화이다. 그림 13은 SiP에서의 DC-DC Converter의 존재 유무에 따른 수신 감도의 변화를 보여준다. 측정 결과에 따르면 DC-DC Converter를 제거함으로써 수신 감도는 평균 2.8dB가 개선되는 것을 알 수 있다. 따라서 DC-DC

Converter의 노이즈가 SiP의 수신감도에 영향을 미치는 사실을 알 수 있었다. 결국 그림 10에서 나타난 SiP에서의 Power 전달선에 존재하는 Parasitic Inductance와 Capacitance의 변화가 전달선상에 존재하는 LC 필터 특성을 변화 시켜서 DC-DC Converter에서 생성된 노이즈를 효과적으로 감소시키지 못하고, 그것이 모듈의 수신 감도 감쇠에 대한 영향을 준다는 사실이 확인되었다.

그림 11은 제작된 DVB-T/H SiP의 모습이다. SiP의 크기는 8mm x 8mm이며, 모듈의 성능에 대한 테스트는 신호의 수신 감도와 전력 소모 측면에서 이루어졌다. 그림 12는 DVB-T/H SiP의 수신감도에 대한 결과이다. 5개의 테스트 SiP는 평균적으로 기존에 생산되는 DVB-T/H IC가 Top Layer에 존재하는 SiP 모듈과 비교하여 약 3.8dB의 수신감도 저하가 나타났음을 확인할 수 있다. 하지만, 이는 SiP에 존재하는 DC-DC Converter의 노이즈 발생으로 인한 성능 열화이다. 그림 13은 SiP에서의 DC-DC Converter의 존재 유무에 따른 수신 감도의 변화를 보여준다. 측정 결과에 따르면 DC-DC Converter를 제거함으로써 수신 감도는 평균 2.8dB가 개선되는 것을 알 수 있다. 따라서 DC-DC Converter의 노이즈가 SiP의 수신감도에 영향을 미치는 사실을 알 수 있었다. 결국 그림 10에서 나타난 SiP에서의 Power 전달선에 존재하는 Parasitic Inductance와 Capacitance의 변화가 전달선상에 존재하는 LC 필터 특성을 변화 시켜서 DC-DC Converter에서 생성된 노이즈를 효과적으로 감소시키지 못하고, 그것이 모듈의 수신 감도 감쇠에 대한 영향을 준다는 사실이 확인되었다.

## 2. DVB-T/H SiP의 전력 소모 측정 결과

표 1은 5개의 DVB-T/H SiP의 전력소모를 측정한 결과이다. 제작된 SiP는 평균적으로 80mA의 전류를 소모함으로써 297mW의 전력을 소모하는 것으로 나타났다. 또한 표 2는 DVB-T/H SiP의 전력 효율을 측정한

표 1. DVB-T/H SiP의 전력 소모

Table 1. Power consumption of DVB-T/H SiP.

	VBAT [V]	Current [mA]	Power [mW]
#1	3.700	80.44	298
#2	3.708	79.06	293
#3	3.704	80.37	298
#4	3.697	80.44	297
#5	3.700	81.11	300
Average			297

표 2. DVB-T/H SiP의 전력 효율

Table 2. Power efficiency of DVB-T/H SiP.

	Voltage [V]	Current [mA]	Power [mW]
Vout	1.800	143.90	259
Vin	3.697	80.44	297
Efficiency		87%	

결과이다. 표 1에서 나타난 것과 같이 모듈의 입력 전압은 약 3.7V이고, 소모 전류는 80.44mA이다. 모듈에 대한 출력 전압은 1.8V, 출력 전류는 143.9mA로써 전력은 259mW로 나타났다. 모듈의 전력 효율은 87% 수준으로 이는 기존 제품과 동등한 수준이다.

## V. 결 론

이동형 디지털 방송의 수신 및 신호 처리를 위한 DVB-T/H IC와 IC의 동작을 위한 DC-DC Converter, LDO, 크리스탈과 수동소자들을 포함하는 SiP를 설계하였다. SiP는 칩을 PCB 사이에 내장할 수 있는 IC-임베디드 PCB 공정을 이용함으로써 기존에 PCB 보드나 일반적인 SiP로 존재하던 모듈의 크기를 획기적으로 줄일 수 있었다. IC-임베디드 PCB의 구조적 특성을 고려한 SiP의 효율적인 설계 방법을 제안하고 이에 따른 능동 소자의 특성에 따른 배치 방법을 제시하였다. 또한, RF 신호선과 Power 전달선에 대한 시뮬레이션을 통해 IC-임베디드 PCB 공정을 이용한 SiP 설계에서 발생하는 문제를 분석하였다. 제작된 모듈은 기존 모듈 대비 3.8dB의 성능저하가 발생하였고, 이는 DC-DC Converter의 노이즈에 기인한 성능 열화임을 확인하였다. 또한 평균 297mW의 전력 소모가 측정되었으며 효율은 87%로 이는 기존 모듈 대비 동등 수준이다. 향후 수신감도의 향상을 위해서는 DC-DC Converter의 노이즈 영향을 줄여야 하며, 이를 위한 방법으로써 IC-임베디드 PCB 공정을 이용한 SiP 설계시 Power 전달선의 LC 필터 성능 개선을 위한 수동소자들의 최적화 작업이 필수적임을 확인하였다.

## 참 고 문 헌

- [1] ETSI EN 300 744 V1.4.1 (2001-01). European Standard.Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for DTT. ETSI, 2001.

- [2] ETSI EN 302 304 v 1.1.1 (2004-11). European Standard. Digital Video Broadcasting (DVB); Transmission System for Handheld Terminals. ETSI, 2004.
- [3] M.X. Sham; Y.C. Chen; L.W. Leung; J.R. Lin; T. Chung; , "Challenges and Opportunities in System-in-Package (SiP) Business," Electronic Packaging Technology, 2006. ICEPT '06. 7th International Conference on , vol., no., pp.1-5, 26-29 Aug. 2006
- [4] J.W. Kim; H.S. Park; S.C. Lee; Y.K. Chung; S.M. Choi; S. Yi; , "Development of lamination process for chip-in-substrates," Electronic Materials and Packaging, 2007. EMAP 2007. International Conference on, vol., no., pp.1-6, 19-22 Nov. 2007
- [5] H.H. Park; H.J. Eom; , "Electromagnetic penetration into 2D multiple slotted rectangular cavity: TE-wave," Electronics Letters , vol.35, no.1, pp.31-32, 7 Jan 1999
- [6] H. Lee; J.H. Kim; S.Y. Ahn; J.G. Byun; D.S. Kang; C.S. Choi; H.J. Hwang; J.H. Kim; , "Effect of ground guard fence with via and ground slot on radiated emission in multi-layer digital printed circuit board," Electromagnetic Compatibility, 2001. EMC. 2001 IEEE International Symposium on, vol.1, no., pp.653-656 vol.1, 2001.
- [7] Y.J. Kim; H.S. Yoon; S.S. Lee; G. Moon; J.H. Kim; J.K. Wee; , "An efficient path-based equivalent circuit model for design, synthesis, and optimization of power distribution networks in multilayer printed circuit boards," Advanced Packaging, IEEE Transactions on, vol.27, no.1, pp. 97-106, Feb. 2004
- [8] K. Nishijima; T. Sato; K. Yamasawa; , "Amplitude modulation effect of DC-DC converter noise on CMOS logic signal transmission in microstrip PCB," Telecommunications Energy Conference, 2003. INTELEC '03. The 25th International, vol., no., pp. 510- 514, 19-23 Oct. 2003.

## 저 자 소 개



**이 태 현(학생회원)**  
 2008년 숭실대학교 정보통신전자  
 공학부 학사 졸업.  
 2008년 ~ 현재 숭실대학교  
 전자공학과 석사 과정.  
 <주관심분야 : SiP, EMC/SI/PI  
 분석, Package/Board 설계>



**윤 영 민(학생회원)**  
 2003년 숭실대학교 정보통신전자  
 공학부 학사 졸업.  
 2005년 숭실대학교 전자공학과  
 석사 졸업.  
 2005년 ~ 현재 숭실대학교  
 전자공학과 박사 과정.  
 <주관심분야 : Microstrip Antennas, 위상 배열  
 안테나, EMI/EMC>



**김 창 균(학생회원)**  
 1995년 경남대학교 전자계산학과  
 학사 졸업.  
 2009년 충주대학교 컴퓨터공학과  
 석사 졸업.  
 2009년 ~ 현재 숭실대학교  
 전자공학과 박사 과정.  
 1994년 ~ 2001년 (주)CSI E-CAD팀 과장.  
 2002년 ~ 2008년 경민대학교 정보통신과  
 겸임교수.  
 2002년 ~ 현재 루틴 테크놀러지(주) 대표이사.  
 <주관심분야 : System-in-Package, EMC/SI/PI  
 분석, Package/Board 설계>



**김 부 균(평생회원)**  
 1979년 서울대학교 전자공학과  
 학사 졸업.  
 1981년 KAIST 전기및전자공학과  
 석사 졸업.  
 1989년 University of Southern  
 California, 전자공학과  
 박사 졸업.  
 1993년 IBM Almaden 연구소 방문 연구원  
 1997년 ~ 1998년 Univ. of California at Santa  
 Barbara 방문 부교수  
 2004년 ~ 2006년 산자부 산업기술발전심의회 위원  
 2008년 ~ 2010년 숭실대학교 IT대학 학장  
 1981년 ~ 현재 숭실대학교 정보통신전자공학부  
 교수  
 <주관심분야 : 위상 배열 안테나, SiP, 광통신 및  
 광네트워크용 소자>



**이 장 훈(학생회원)**  
 2009년 숭실대학교 정보통신전자  
 공학부 학사 졸업.  
 2009년 ~ 현재 숭실대학교  
 전자공학과 석사 과정.  
 <주관심분야 : SiP, EMC/SI/PI  
 분석, Package/Board 설계>



**최 석 문(정회원)**  
 1989년 연세대학교 기계공학과  
 학사 졸업.  
 1991년 연세대학교 기계공학과  
 석사 졸업.  
 2003년 연세대학교 기계공학과  
 박사 졸업.  
 1991년 ~ 현재 삼성전기 중앙연구소 수석연구원  
 <주관심분야 : SiP 설계, 전력반도체 모듈 설계>



**송 인 채(평생회원)**  
 1981년 서울대학교 전자공학과  
 학사 졸업.  
 1984년 U.C.L.A. Electrical  
 Engineering 석사 졸업.  
 1991년 U.C.L.A. Electrical  
 Engineering 박사 졸업.  
 1985년 ~ 1992년 Hughes Aircraft Company,  
 Staff Engineer.  
 1992년 ~ 현재 숭실대학교 정보통신전자공학부  
 교수.  
 <주관심분야 : 반도체소자 Modeling, 집적회로설  
 계>



**위 재 경(평생회원)-교신저자**  
 1988년 연세대학교 물리학과  
 학사 졸업.  
 1990년 서울대학교 물리학과  
 석사 졸업.  
 1998년 서울대학교 전자공학과  
 박사 졸업.  
 1990년 ~ 2002년 하이닉스 메모리 연구소 근무.  
 2002년 ~ 2004년 한림대학교 정보통신공학부  
 조교수.  
 2004년 ~ 현재 숭실대학교 정보통신전자공학부  
 조교수, 부교수.  
 <주관심분야 : System-in-Package, 고속 SoC,  
 고속 I/O interface, DLL/PLL, Mixed Mode 설  
 계>