• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.555-562
• /
• 2008

본 논문에서는 RTL 수준에서의 클록 게이팅을 이용한 실제적인 저전력 설계 기술에 대해서 제안하고자 한다. 상위 수준의 회로 설계자에 의해 시스템의 동작을 분석하여 클록 게이팅을 위한 제어기를 이용하는 것이 가장 효율적인 전력 감소를 가져 온다. 또한 직접적으로 클록 게이팅을 수행하는 것보다는 합성툴이 자연스럽게 게이팅된 클록을 맵핑할 수 있도록 RTL 수준에서 유도하는 것이 바람직하다. RTL 코딩 단계에서부터 저전력이 고려되었다면 처음 코딩단계에서부터 클록을 게이팅 시키고, 만일 고려되지 않았다면 동작을 분석한 후에 대기 동작인 부분에서 클록을 게이팅 한다. 그리고 회로의 동작을 분석한 후에 클록의 게 이팅을 제어하기 위한 제어기를 설계하고 합성 툴에 의해 저전력 회로에 해당하는 netlist를 얻는다. 결과로부터 상위수준의 클록 게이팅에 의해 레지스터의 전력이 922 mW에서 543 mW로 42% 감소한 것을 확인할 수 있다. Power Theater 자체의 synthesizer를 이용하여 netlist로 합성한 후에 전력을 측정했을 경우에는 레지스터의 전력이 322 mW에서 208 mW로 36.5% 감소한 것을 확인할 수 있다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2004년도 춘계학술대회 학술발표 논문집 제14권 제1호
• /
• pp.65-68
• /
• 2004

복잡한 문제 학습을 위해 여러 가지 형태의 모듈라 네트워크의 구조가 제시되어 왔다. 그 중 엑스퍼트 네트워크와 게이팅 네트워크로 구성된 Mixtures of Experts network은 복잡한 문제를 단순한 문제들로 분해하고, 각각의 엑스퍼트 네트워크가 분해된 단순한 문제를 학습하여 결과를 도출함으로써, 국소적 지역해의 위험을 방지하고 보다 정확한 학습을 가능하게 한다. 그러나 엑스퍼트 네트워크의 수렴은 게이팅 네트워크의 수렴에 많은 영향을 받게 되고, 모든 복잡한 데이터에 대한 엑스퍼트 네트워크의 기여도를 학습하는 게이팅 네트워크는 역전파 알고리즘에 의한 학습 방법으로는 수렴 속도가 떨어진다. 본 논문에서는 게이팅 네트워크를 칼만필터로 학습하여 복잡한 문제에 대한 강건성은 유지하고 보다 빠른 수렴이 가능한 방법을 제시하고자한다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.55-66
• /
• 2016

파워 게이팅은 반도체 칩의 누설전류(leakage current)를 감소시키는 데 효과적인 기술로 알려져 있으며, 전원 차단용 파워게이팅 셀 (power-gating cell, PGC)에서의 IR drop 증가로 인한 성능 및 신뢰성 저하에 대해 많은 연구가 이루어져왔다. 그러나 최신 공정에서는 트랜지스터 사이즈 감소 추세에도 불구하고 금속 배선의 스케일링이 제한됨에 따라, IR drop에 견고한 파워 게이팅 설계 시 셀 배치와 금속 배선 면적을 고려한 새로운 접근 방식이 필요하다. 본 논문에서는 셀 점유율(cell utilization)과 소모 전류에 근거한 로직 셀 배치 기법을 통해 PGC 면적 및 IR drop을 개선한 파워 게이팅 설계 방법을 제안한다. 28nm 공정으로 제조된 스마트폰용 어플리케이션 프로세서(Application processor, AP) 내 고속 디지털 코어에 적용한 결과 기존 PGC 배치 기법 대비 PGC 면적은 12.59~16.16%, 최대 IR drop은 8.49% 감소함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.23-30
• /
• 2012

본 논문에서는 음 바이어스 온도 불안정성 (NBTI) 효과에 의해서 야기되는 파워 게이팅 구조의 성능 저하와 증가하는 기상시간을 보상하기위한 새로운 적응형 헤더기반의 파워 게이팅 구조를 제안한다. 제안된 구조는 두 개의 패스 (two-pass)를 가지는 파워 게이팅 구조에 기반을 둔 폭 변화 헤더(header)와 적응형 제어를 위한 새로운 NBTI 센싱 회로로 구성된다. 본 논문의 시뮬레이션 결과는 적응형 제어를 하지 않는 파워 게이팅의 시뮬레이션 결과와 비교되며, 그 결과는 파워 게이팅 구조에서 누설 전력과 돌입 전류(rush current)을 작게 유지하면서 회로 지연과 기상시간에 대한 NBTI 의존성이 단지 3% 와 4% 내로 줄어든다는 것을 보여준다. 본 논문에서는 45nm CMOS 공정과 NBTI 예측 모델이 제안된 회로를 구성하기 위해서 사용된다.

• 전자공학회논문지
• /
• 제52권10호
• /
• pp.56-63
• /
• 2015

SoC (System-on-Chip) 설계초기 상위수준에서 성능뿐만 아니라 전력 분석이 중요하다. 본 논문에서는 상위수준에서 전력 분석 정확도가 높은 클럭 게이팅 구동 신호 기반 전력 모델을 제안한다. 클럭 게이팅 구동 신호의 조합으로 전력 상태를 정의하며, 클럭 게이팅 구동 신호를 자동으로 추출하여 전력 모델을 자동으로 생성할 수 있다. 실험 결과 평균 96% 이상의 정확도를 보였으며, 상위수준에서의 전력 분석 속도는 게이트 수준 대비 평균 280배 빠른 속도향상을 보였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2008년도 제38차 하계학술발표논문집 16권1호
• /
• pp.25-31
• /
• 2008

본논문에서는이동형통신시스템의프로세서에대한최소전력소모를위한주파수선택알고리즘을제안하였다. 제안한 방법은 클럭 게이팅 방법을 이용하여 저전력 프로세서를 설계한다. 클럭 게이팅 방법은 내장된 클럭 블록을 이용하여 주 클럭을 제어함으로서 전력 낭비를 개선시킨다. 설계 방법은 프로세서에 대해 동적 전력을 고려하여 소모 전력을 비교하고, 설계된 프로세서에 대해 에너지 이득과 소모를 고려하여 주파수를 결정한다. 또한, 슬랙시간을 이용하여 프로세서의 속도를 낮추어 소모 전력을 감소시킨다. 이러한 기술은 클럭 게이팅 방법과 에너지, 슬랙 시간을 이용하여 이동형 시스템의사용 시간이 개선하였다. 실험결과 제안한 알고리즘은 알고리즘을 적용하지 않은 이동형 시스템의 프로세서에 비해 평균 전력이 4% 감소되었다.

• 한국방사선학회논문지
• /
• 제17권1호
• /
• pp.91-98
• /
• 2023

본 논문에서는 자체 제작한 움직임 팬텀을 이용하여 다양한 호흡모사를 하고, PET/CT 장비 내의 데이터기 기반 보정프로그램을 적용하여 영상을 획득하고, 영상의 SUVmax 및 병변 부피를 분석하여 호흡에 따른 장기 또는 종양의 움직임으로 인한 인공물의 감소효과를 확인하였다. 이동거리 3 cm에서 데이터 기반 게이팅을 적용한 영상이 데이터 기반 게이팅을 적용하지 않은 영상보다 SUVmax가 팬텀 구의 지름이 10 mm, 13 mm, 17 mm, 22 mm, 28 mm, 37 mm에서 각각 2.37, 2.02, 1.44, 1.20, 0.42, 0.52 향상시키는 것으로 나타났고, 향상률로 표시하면 각각 72.5%, 73.3%, 51.3%, 25.8%, 8.6%, 7.2%이었다. 크기가 작은 병소의 SUVmax의 개선효과가 크게 나타났다. 데이터 기반 게이팅을 적용하지 않았을 때에 비하여 적용하였을 때에 1 cm, 2 cm, 3 cm에서 각각 5%, 12%, 18%의 영상의 면적이 감소하는 개선효과가 있었고, 그리고 움직임에 의한 인공물이 클 때 감소 효과도 커졌다. 데이터 기반 게이팅을 적용하면 검사절차가 간소화되고, 사술자의 피폭선량 감소효과와 더불어 호흡으로 인한 인공물을 감소시켜 영상의 질을 개선할 수 있음을 확인하였다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.28-35
• /
• 2015

본 논문은 클럭 게이팅 구동신호를 이용한 전력 모델링 방법에서 회로에서 나타나지 않는 잉여 전력 상태를 확인함으로써 전력 상태 수를 줄이는 방법을 제안한다. 회로에 나타나지 않는 전력 상태를 확인하기 위해 함수적 종속성과 구조적 종속성을 확인한다. 본 논문에서는 2개의 클럭 게이팅 구동신호 간에 나타나는 함수적 종속성 중 동치 관계, 역관계, 포함 관계만을 다룬다. 구조적 종속성은 클럭 게이팅 셀의 위치적 특성에 의한 종속성을 의미한다. 두 종속성으로 발견한 관계를 이용해 전력상태의 수를 줄였으며, 감소 후 남은 전력 상태수를 세기위해 이진결정다이어그램을 사용하였다. 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 알고리즘 적용 전 대비 평균 59%까지 감소시켰다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.289-292
• /
• 2008

본 논문에서는 OpenRISC 프로세서의 성능 및 전력 소모 개선을 위해 동적 분기예측 기법, 사원 집합연관 캐시 구조, ODC를 이용한 클럭 게이팅 기법을 제안한다. 동적 분기 예측 기법은 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB를 사용하였다. 사원 집합연관 캐시는 네 개의 메모리 블록을 한 개의 캐시 블록에 사상되는 구조로 되어있어 직접사상 캐시에 비해 접근 실패율이 낮다. ODC를 이용한 클럭게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC조건을 찾아 클럭 게이팅 로직을 삽입함으로써 동적 소비전력을 줄일 수 있다. 테스트 프로그램을 이용하여 제안한 기법들을 적용한 OpenRISC 프로세서의 성능을 측정한 결과, 기존 프로세서 대비실행시간이 8.9% 향상 되었고, 삼성 $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 프로세서 대비 소비전력을 13.9% 이상 감소하였다.

• 발명특허
• /
• 제8권1호통권83호
• /
• pp.45-48
• /
• 1983

세인트 베넌트방정식의 한정적인 분자분석에 의한 컴퓨터 설계는 게이팅 장치를 이용한 제1차적인 금속의 표면 자유 유동을 위해서 개발되었다. 이 설계에 의해서 사전에 예기되었던 유동양식은 (1) X-레이 형광방전을 이용해서 조사한 모래로 만든 주형내에서의 여러 종류의 금속의 실질적인 유동현상 그리고 (2) 투명한 플라스틱장치 내에서의 물의 유동현상과 비교 검토되었다. 이 설계는 실험 관측된 유동양식과 산출된 유동양식이 순조로운 상관관계를 유지할 때까지 면밀히 다듬어 졌다.