• 제목/요약/키워드: 게이트 시뮬레이션

검색결과 418건 처리시간 0.025초

Floating P-well을 이용하여 Avalanche 에너지를 개선하기 위한 600 볼트급 IGBT의 새로운 보호 회로 (A New Fault Protection Circuit of 600V PT-IGBT for the Improved Avalanche Energy Employing the Floating p-well)

  • 임지용;지인환;최영환;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
    • /
    • pp.1847-1849
    • /
    • 2005
  • Unclamped Inductive Switching (UIS) 능력을 향상시키기 위하여 Floating p- well을 적용한 IGBT의 단락 회로 상태에서 과전압을 감지하는 새로운 보호회로를 제안하고 제작하였다. 실험 결과 제안된 회로는 fault 상황에서 fault 신호를 감지하고 즉시 게이트 전압을 낮추어 컬렉터 전류를 감소시켰다. 또한 Hard Switching Fault (HSF)와 Fault Under Load (FUL) 상황에서의 측정 및 2차원 Mixed-Mode 시뮬레이션을 통해 제안된 회로와 소자의 동작을 확인하였다.

  • PDF

Monolithic 3D Inverter의 RDF에 의한 전기적 커플링 영향 조사 (Investigation of Electrical Coupling Effect by Random Dopant Fluctuation of Monolithic 3D Inverter)

  • 이근재;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2022년도 춘계학술대회
    • /
    • pp.481-482
    • /
    • 2022
  • 본 논문은 MOSFET 트랜지스터로 구성된 monolithic 3D 인버터의 구조에서 하부 MOSFET 게이트 전압의 변화에 따라서 상부 MOSFET 트랜지스터의 random dopant fluctuation(RDF) 영향을 3차원 소자 시뮬레이션을 통하여 조사하였다. RDF 영향 조사를 위한 표본화는 kinetic monte carlo 방식을 통하여 진행하였으며, RDF 영향이 트랜지스터의 임계전압 변동에 영향을 주는 것을 확인하였고, 상부 트랜지스터와 하부 트랜지스터 사이에 전기적 커플링을 조사하였다.

  • PDF

주기성을 갖는 네트워크 관리 정보 수집을 위한 셔틀 프로토콜의 설계 및 구현 (The Design and Implementation of the Shuttle Protocol for Gathering Management Information Periodically)

  • 강현중;이상일;정진욱
    • 한국정보처리학회논문지
    • /
    • 제2권6호
    • /
    • pp.879-890
    • /
    • 1995
  • 본 논문은 관리 시스템으로부터 네트워크 관리 정보를 효율적으로 수집할 수 있는 새로운 폴링 방식인 셔틀 프로토콜을 제안, 설계, 구현하고 시뮬레이션을 수행한다. 셔틀 프로토콜의 주요 특성은, 첫째로 피관리 시스템들을 연결하는 링형태의 논리적인 연결이고, 둘째는 수집해야 할 관리 정보가 논리적인 링형태의 연결로써 지정된 피관리 시스템들 사이에서 순화된다는 것이다. 피관리 시스템에 의해서 생성된 관리 정보는 이웃하는 피관리 시스템으로 연계되고 그 시스템은 자신의 데이타를 수신한 데이타에 추가하여 다음 피관리 시스템으로 전송한다. 결국, 관리자 스테이션은 모든 피관리 시스템에 의해 생성된 모든 관리 정보를 얻을 수 있다. 기존의 폴링 방식들을 사용하 여 발생된 관리 트래픽의 발생 특성에 관하여 살펴본 후, 이들 기존의 폴링 메카니즘 들의 단점을 개선하고 TCP/IP 네트워크상에서 동작가능한 셔틀 프로토콜을 구현하였다. 또한, 시뮬레이션 패키지인 OPNET을 이용한 시뮬레이션을 통해 관리 시스템의 패킷 처리 시간과 분포, 게이트웨어에서의 패킷 처리 시간과 분소및 큐에서 대기중인 패킷 수와 비트수를 기존의 폴링 방식과 제안된 셔틀 방식을 비교 분석하였다.

  • PDF

비터비 알고리즘을 이용한 r=1/3, K=9 콘벌루션 복부호기의 설계 (Design of ${\gamma}$=1/3, K=9 Convolutional Codec Using Viterbi Algorithm)

  • 송문규;원희선;박주연
    • 한국통신학회논문지
    • /
    • 제24권7B호
    • /
    • pp.1393-1399
    • /
    • 1999
  • 채널의 영향으로 수신 데이터에서 발생한 에러를 정정할 수 있는 부호율 ${\gamma}$=1/3이고 구속장 K=9인 콘벌루션 코덱 칩을 간략한 회로에 주안점을 두고 VLSI 설계한다. 복호기에서는 3비트 연성판정을 이용한 비터비 알고리즘이 사용된다. 정보 데이터의 정정과 저장을 위해서는 45단의 레지스터 교환 방식을 채택하였다. 회로의 설계시 VHDL 언어를 이용하였고, 회로의 시뮬레이션과 합성을 위해 Synopsys사의 Design Analysis와 VHDL 시뮬레이터를 사용하였다. 이 칩은 ENCODER, ALIGN, BMC, ACS, SEL_MIN 및 REG_EXCH 블럭으로 구성된다. 회로의 동작은 여러 가지 에러 상황을 가정하여 논리 시뮬레이션을 통해 검증하였고, 합성 후 타이밍 시뮬레이션 결과 325.5Kbps의 정보 데이터까지 부호 및 복호가 가능하였으며, 외부 메모리부를 제외하면 총 6,894 게이트가 소요되었다.

  • PDF

강건 QCA 설계 지침을 이용한 고속 가산기 설계 (Design of a Fast Adder Using Robust QCA Design Guide)

  • 이은철;김교선
    • 대한전자공학회논문지SD
    • /
    • 제43권4호
    • /
    • pp.56-65
    • /
    • 2006
  • Quantum-dot Cellular Automata (QCA)는 분자 혹은 원자 수준의 작은 크기의 소자이며 극도로 낮은 소모 전력 특성을 가지기 때문에 디지털 논리 구현에 있어 차세대 기술로 많은 주목을 받고 있다. 현재까지 다양한 QCA 설계가 발표되었지만 대부분 시뮬레이션에 의해 동작하지 않음이 확인되었으며 설계를 위한 일반적인 규범이나 지침도 제시되지 알았다. 동작하는 기본적인 구조를 간단히 확장하는 경우에도 시뮬레이션이 실패하였으며 대규모 회로 설계에는 엄청난 시간 소요가 예상되었다. 본 논문에서는 게이트 입력 경로의 불균형 및 배선구조의 숨은 잡음 경로등 기본적인 QCA 구조에서 나타난 치명적인 취약성에 대해 설명하고 이를 해결하기 위한 강건한 QCA 설계를 위해 규범 및 지침을 제시한다. 또한, 이 강건 설계 기법에 따라 설계되고 시뮬레이션에 의해 그 동작이 검증된 고속 가산기를 제시한다.

액화천연가스운반선의 PMS 성능 검증을 위한 FPGA 기반 HIL 시뮬레이터 개발 (Development of FPGA Based HIL Simulator for PMS Performance Verification of Natural Liquefied Gas Carriers)

  • 이광국
    • 한국정보통신학회논문지
    • /
    • 제22권7호
    • /
    • pp.949-955
    • /
    • 2018
  • HIL 시뮬레이션은 복잡한 실시간 임베디드 시스템을 개발하고 테스트하는 데 사용되는 기법이다. HIL 테스트는 해양플랜트와 같은 고부가가치 선박인 LNGC의 PMS 성능 검증을 위한 효율적인 플랫폼이 된다. 그러나 국내 조선소를 비롯한 연구기관에서 스스로 HIL 테스트를 수행하기에는 시간이 필요하다. 이 문제를 해결하기 위해, 본 연구는 전력 공급 장치 / 소비 장치, 제어콘솔, MSBD 로 구성된 FPGA 기반의 PMS-HIL 시뮬레이터를 제안한다. 제안된 HIL시뮬레이션 플랫폼은 실제 장비 데이터를 사용하였고, PMS의 부하 공유 테스트를 수행하였다. 제안된 시스템은 대칭, 비대칭 및 고정 부하분배를 통해 검증하였고 공장수락시험 대체 가능성을 보여 준다. 또한 향후 에너지관리시스템 개발을 비롯한 선박 자동화 및 자율운항을 위한 추가 시스템 개발 시 많은 도움을 줄 것으로 사료된다.

L-V-C 실현을 위한 HLA와 DDS간 유사성 분석 및 API 매핑 (Similarity Analysis and API Mapping with HLA and DDS for L-V-C Realization)

  • 조건륜;노기섭;김종권
    • 정보과학회 논문지
    • /
    • 제42권5호
    • /
    • pp.621-628
    • /
    • 2015
  • 네트워크의 급격한 발전과 무기 기술력의 향상으로 인해 현대전은 첨단화된 무기를 즉각적으로 사용할 수 있는 능력을 필요로 하게 되었다. 이를 위해서는 지속적인 훈련이 필요하지만, 많은 인력을 들임으로써 과도한 예산을 요구하게 된다. 따라서, 국방 모델링/시뮬레이션(Modeling and Simulation, M&S)을 사용하여 훈련하는 사례가 증가하고 있다. 하지만, 이러한 시뮬레이션 환경들은 현실감을 떨어뜨리기 때문에 실 훈련과 가상 훈련을 병합한 훈련 환경을 제공할 수 있는 L-V-C 체계가 대두되었고, 이를 제공하는 다양한 미들웨어가 존재한다. 기존의 미들웨어들은 서로 다른 시뮬레이션을 연동해줄 수 있지만, 세 가지(Live, Virtual, Constructive)의 모든 체계를 연동해주지 못하는 단점이 존재한다. 본 논문에서는 이를 해결하기 위한 방안으로 서로 다른 미들웨어 간 연동을 제안하고, 실험적으로 증명하기 위해 대표적인 미들웨어인 HLA와 DDS간의 연동을 보인다.

VCG를 사용한 GF(2m)상의 고속병렬 승산기 설계에 관한 연구 (A Study on Design of High-Speed Parallel Multiplier over GF(2m) using VCG)

  • 성현경
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.628-636
    • /
    • 2010
  • 본 논문에서는 GF($2^m$)상의 표준기저를 사용한 새로운 형태의 VCG에 의한 고속병렬 승산회로를 제안하였다. 승산기의 구성에 앞서, 피승수 다항식과 기약다항식의 승산을 병렬로 수행하는 벡터 코드 생성기(VCG) 기본 셀을 설계하였고, VCG 회로와 승수 다항식의 한 계수와 비트-병렬로 승산하여 결과를 생성하는 부분 승산결과 셀(PPC)를 설계하였다. 제안한 승산기는 VCG와 PPC를 연결하여 고속의 병렬 승산을 수행한다. VCG 기본 셀과 PPC는 각각 1개의 AND 게이트와 1개의 XOR 게이트로 구성된다. 이러한 과정을 확장하여 m에 대한 일반화된 회로의 설계를 보였으며, 간단한 형태의 승산회로 구성의 예를 GF($2^4$)를 통해 보였다. 또한 제시한 승산기는 PSpice 시뮬레이션을 통하여 동작특성을 보였다. 본 논문에서 제안한 승산기는 VCG와 PPC을 반복적으로 연결하여 구성하므로, 차수 m이 매우 큰 유한체상의 두 다항식의 곱셈에서 확장이 용이하며, VLSI에 적합하다.

무선 메쉬 네트워크에서 이동 메쉬 라우터의 이동 경로 정보를 고려한 라우팅 프로토콜 (Trajectory Information-based Routing Protocol for Mobile Mesh Router in Wireless Mesh Networks)

  • 조용진;정홍종;김동균;유관우
    • 한국통신학회논문지
    • /
    • 제36권11A호
    • /
    • pp.912-923
    • /
    • 2011
  • 본 논문에서는 무선 메쉬 네크워크 기술을 활용하여 버스와 전철 등의 대중교통을 이용 중인 승객들에게 인터넷접속 서비스 제공을 위한 무선 메쉬 네트워크 라우팅 프로토콜을 제안한다. 승객들에게 차량의 이동과 관계없이 신뢰성 있는 인터넷 연결을 제공하기 위해 본 논문에서는 이동 메쉬 라우터가 차량에 장착되고, 이 라우터가 인터넷 게이트웨이까지의 경로를 탐색하는 것을 가정한다. 본 논문에서는 이동 메쉬 라우터와 인터넷 게이트웨이 간의 경로 탐색을 위해 차량의 이동 경로정보와 링크품질을 고려한 ETT-TR (Expected Transmission Time with TRajectory information) 메트릭 및 라우팅 프로토콜을 제안한다. 제안된 기법의 성능 평가를 위해 NS2를 사용하여 시뮬레이션 수행하였으며, 이를 통해 제안된 방법이 종단간 지연시간 감소 및 처리량 향상에 기여함을 보였다.

핀 폭에 따른 문턱전압 변화를 줄이기 위한 무접합 MuGFET 소자설계 가이드라인 (Device Design Guideline to Reduce the Threshold Voltage Variation with Fin Width in Junctionless MuGFETs)

  • 이승민;박종태
    • 한국정보통신학회논문지
    • /
    • 제18권1호
    • /
    • pp.135-141
    • /
    • 2014
  • 본 연구에서는 무접합 MuGFET의 핀 폭에 따른 문턱전압의 변화를 줄이기 위한 소자 설계 가이드라인을 제시하였다. 제작된 무접합 MuGFET으로부터 핀 폭이 증가할수록 문턱전압의 변화가 증가하는 것을 알 수 있었다. 무접합 MuGFET의 핀 폭에 따른 문턱전압의 변화를 줄이기 위한 소자 설계가이드라인으로 게이트 유전체, 실리콘박막의 두께, 핀 수를 최적화 하는 연구를 3차원 소자 시뮬레이션을 통해 수행하였다. 고 유전율을 갖는 $La_2O_3$ 유전체를 게이트 절연층으로 사용하거나 실리콘 박막을 최대한 얇게 하므로 핀 폭이 증가해도 문턱전압의 변화율을 줄일 수 있음을 알 수 있었다. 특히 유효 채널 폭을 같게 하면서 핀 수를 많게 하므로 문턱전압 변화율과 문턱전압 아래 기울기를 작게 하는 것이 무접합 MuGFET의 최적의 소자 설계 가이드라인임을 알 수 있었다.