• 한국음향학회지
• /
• 제40권2호
• /
• pp.109-120
• /
• 2021

본 논문은 고밀도 클러터 환경 비선형 표적에 대해서 수동소나 자동표적추적 자료결합 게이트를 강인하게 적용하기 위한 H∞ 놈 기반의 자료결합 게이트 기법을 제안한다. 표적추적을 위한 자료결합 기법은 유효 측정 범위인 유효 게이트 내에 있는 측정치를 자료결합의 후보대상으로 선택한다. 자료결합에서의 유효 게이트 범위가 적정하지 않거나 고밀도 클러터 환경에서 자료결합이 수행되면, 클러터 측정치의 간섭을 더욱 받게 되어 표적추적의 강인성을 유지하기 어렵다. 이러한 문제를 해결하기 위해서, 본 논문은 가우시안 분포 가정 및 추적 오차 공분산 기반의 기존 3-σ 게이트 기법에 H∞ 놈 기반의 이분법 알고리즘을 결합하여 적용한 새로운 게이팅 기법을 제안한다. 제안 기법은 클러터의 간섭을 완화시키고, 비선형 기동표적을 견실하게 추적하게 한다. 해석적인 분석 방법과 수평방위 및 수직방위의 측정치를 모의한 신호를 활용한 시뮬레이션을 통해 자료결합의 강인함이 기존 기법에 대비하여 향상됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권7호
• /
• pp.5-12
• /
• 2005

본 논문에서는 결합된 슈뢰딩거-푸아송 방정식과 전류연속방정식을 셀프-컨시스턴트하게 계산함으로써, 나노-스케일 center-channel (CC) double-gate (DG) MOSFET 디바이스의 전기적 특성 및 구조해석에 관한 연구를 시행하였다. 10-80 nm 게이트 길이의 조건에서 수행한 CC-NMOS의 시뮬레이션 결과를 DG-NMOS 구조에서 시행한 시뮬레이션 결과와의 비교를 통하여 CC-NMOS 구조에서 나타나는 CC 동작특성 메커니즘과, 이로 인한 전류 및 G$_{m}$의 상승을 확인하였다. 문턱 전압 이하 기울기, 문턱 전압 롤-오프, 드레인 유기 장벽 감소의 파라미터를 통하여 단채널 효과를 최소화하기 위한 디바이스 최적화를 수행하였다. 본 나노-스케일 전계 효과 트랜지스터를 위한 2차원 양자역학적 수치해석의 관한 연구를 통하여, CC-NMOS를 포함한 DG-MOSFET 구조가 40나노미터급 이하 MOSFET 소자의 물리적 한계를 극복하기 위한 이상적인 구조이며, 이와 같은 나노-스케일 소자의 해석에 있어서 양자역학적 모델링 및 시뮬레이션이 필수적임을 알 수 있었다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제8권6호
• /
• pp.939-946
• /
• 2018

본 논문에서는 그래핀의 우수한 전기적 기계적 특성을 이용하여 정전기 인력에 의하여 휘어지는 그래핀이 수직 팁 게이트에 접촉 여부에 따라서 스위칭이 이루어지도록 조절할 수 있는 3단자 그래핀 NEMS 스위칭 소자에 대하여 연구하였다. 전형적인 MEMS 제작 공정을 이용하여 3단가 그래핀 NEMS 스위칭 소자 제작을 위한 공정을 설계하였고, 그 동작의 핵심 역학은 그래핀에 작용하는 정전기력과 그래핀 자체의 탄성력에 의하여 스우칭의 기계적인 동작이 설명될 수 있었다. 전기적인 동작에서는 그래핀과 핀 전극 사이의 접촉에 의한 접촉 전류와 그래핀이 전극에 접촉하지 않았음에도 그래핀과 핀 전극 사이의 강한 전기장으로 인한 방출전류가 흐를 수 있을 것으로 예상되었다. 실제 기계적인 동작에서 원자단위에서의 움직임을 분석하기 위하여 분자동력학 시뮬레이션 방법을 사용하여 수직 팁 게이트를 가지는 그래핀 기반 3단자 NEMS 스위치 동작에 관하여 연구하여, 기계적인 동작에 따라서 발생되는 다양한 현상들을 분자동력학 시뮬레이션을 통하여 연구함으로써 원자단위에서 이루어지는 다양한 역학들을 살펴보았다.

• 대한교통학회지
• /
• 제17권1호
• /
• pp.159-171
• /
• 1999

컨테이너 터미널은 게이트 시스템, 장치시스템, 이송시스템, 적양하시스템 등의 하부시스템으로 구성되어 있어서 시스템의 최적화가 요구되며, 운영에 있어서도 장비, 인력, 장치장 등 제한된 자원을 효율적으로 사용하는 것이 터미널 경쟁력 강화 측면에서 중요하다. 본 연구는 신항만 개발시 터미널 설계에 사용될 수 있는 시뮬레이션 모형을 제안하는 것이 목적이다. 문헌 조사를 통하여 기존 연구의 한계점을 도출하고 이를 보완하는 시뮬레이션 모형을 설계하고 모형을 개발하였다. 또한 가상의 터미널 개발을 가정하고 일부 모듈을 적용하여 신항만 개발시 요구되는 안벽길이, 안벽 크레인 수, 장치장 규모 등을 도출함으로써 제안된 시뮬레이션 모형의 활용 방안을 소개하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.329-329
• /
• 2012

Mobile 기기로 둘러싸여있는 현대의 환경에서 Flash memory에 대한 중요성은 날로 더해가고 있다. Flash memory의 가격 경쟁력 강화와 사용되는 기기의 소형화를 위해 flash memory의 비례축소가 중요한 문제로 부각되고 있다. 그러나 다결정 실리콘을 플로팅 게이트로 이용하는planar flash memory 소자의 경우 비례 축소 시 short channel effect 와 leakage current, subthreshold swing의 증가로 인한 성능저하와 같은 문제들로 인해 한계에 다다르고 있다. 이를 해결하기 위해 CTF 메모리 소자, nanowire FET, FinFET과 같은 새로운 구조를 가지는 메모리소자에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 22 nm 게이트 크기의 FinFET 구조를 가지는 플래시 메모리소자에서 fin의 두께와 높이의 변화에 따른 메모리 소자의 전기적 특성을 3-dimensional 구조에서 technology computer aided design ( TCAD ) tool을 이용하여 시뮬레이션 하였다. 본 연구에서는 3D FinFET 구조를 가진 플래시 메모리에 대한 시뮬레이션 하였다. FinFET 구조에서 채널영역은 planar 구조와 다르게 표면층이 multi-orientation을 가지므로 본 계산에서는 multi-orientation Lombardi mobility model을 이용하여 계산하였다. 계산에 사용된 FinFET flash memory 구조는 substrate의 도핑농도는 $1{\times}10^{18}$로 하였으며 source, drain, gate의 도핑농도는 $1{\times}10^{20}$으로 설정하여 계산하였다. Fin 높이는 28 nm로 고정한 상태에서 fin의 두께는 12 nm부터 28nm까지 6단계로 나누어서 각 구조에 대한 프로그램 특성과 전기적 특성을 관찰 하였다. 계산결과 FinFET 구조의 fin 두께가 두꺼워 질수록 채널형성이 늦어져 threshold voltage 값이 커지게 되고 subthreshold swing 값 또한 증가하여 전기적 특성이 나빠짐을 확인하였다. 각 구조에서의 전기장과 전기적 위치에너지의 분포가 fin의 두께에 따라 달라지므로써 이로 인해 프로그램 특성과 전기적 특성이 변화함을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제12권7호
• /
• pp.11-20
• /
• 2012

본 논문은 비동기식 프로세서, A8051의 명령어 레벨 소비 전력 모델을 제안한다. 제안된 소비 전력 모델은 명령어 레벨로 프로세서가 소비하는 전력을 예측하지만, 프로그램이 실행되는 동안 비동기식 파이프라인의 동작 특성을 반영한다. 따라서, 제안된 방법은 프로세서 소비 전력 모델의 복잡도와 시뮬레이션 시간의 증가 없이 비동기식 임베디드 프로세서 소비 전력 모델의 정확도를 효과적으로 향상시켰다. 제안된 소비 전력 모델은 A8051의 소비 전력 특성을 반영하여 구현되었고 게이트 레벨의 합성한 결과를 이용한 소비 전력 예측 결과와 비교하여 성능 평가를 수행하였다. 제안된 소비 전력 모델은 게이트 레벨의 소비 전력예측 결과와 비교하여 94%의 정확도를 보였고, 1,600 배 이상 시뮬레이션 시간을 단축하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
• /
• pp.510-513
• /
• 2002

띠모양의 에미터와 에미터와 정렬된 띠모양의 케이트 구멍을 가진 탄소나노튜브(CNT) 삼극 구조에 대하여 전계방출 시뮬레이션을 수행하였다. 전자방출은 주로 가장자리에서 발생하였으며 에미터와 게이트사이의 간격이 가까워지면 급격히 증가하였다. 전자방출 특성도 상당히 우수하였다. 한쪽 가장자리만을 사용한 삼극구조의 경우에는 방출된 전자의 궤적이 좁은 띠모양으로 형성되어 방향성이 매우 우수하게 나타났다. 띠모양의 에미터 및 게이트로 이어진 삼극구조는 제작이 용이하고 조립할 때 정렬이 쉬운 장점이 있다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.1-7
• /
• 2011

본 연구에서는 나노와이어 junctionless 트랜지스터의 문턱전압과 평탄전압을 위한 해석학적 모델링을 제시하였고 3차원 소자 시뮬레이션으로 검증하였다. 그리고 junctionless 트랜지스터의 소자설계 가이드라인을 설정하는 방법과 그 예를 제시하였다. 제시한 문턱전압과 평탄전압 모델은 3차원 시뮬레이션 결과와 잘 일치하였다. 나노와이어 반경과 게이트 산화층 두께가 클수록 또 채널 불순물 농도가 높을수록 문턱전압과 평탄전압은 감소하였다. 게이트 일함수와 원하는 구동전류/누설전류 비가 주어지면 나노와이어 반경, 게이트 산화층 두께, 채널 불순물 농도에 따른 junctionless 트랜지스터의 소자설계 가이드라인을 설정하였다. 나노와이어 반경이 작을수록 산화층의 두께가 얇을수록 채널 불순물 농도가 큰 소자를 설계할 수 있음을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.1-10
• /
• 2003

본 연구에서는 Metal-Ferroelecric-Semiconductor FET (MFSFET) 소자의 특성을 시뮬레이션 하였다. 시뮬레이션에서는 field-dependent polarization 모델과 square-law FET 모델이 도입되었다. MFSFET 시뮬레이전에서 C-V/sub G/ 곡선은 축적과 공핍 및 반전 영역을 확실하게 나타내었다. 게이트 전압에 따른 캐패시턴스, subthreshold 전류 그리고, 드레인 전류특성에서 강유전체 항전압이 0.5, 1V 일 때, 각각 1, 2V 의 memory window 를 나타내었다. 드레인 전류-드레인 전압 곡선은 증가영역과 포화영역으로 구성되었다. 드레인 전류-드레인 전압 곡선에서 두 부분의 문턱전압에 의해 나타난 포화드레인 전류차이는 게이트 전압이 0, 0.1, 0.2 그리고, 0.3V 일 때, 각각 1.5, 2.7, 4.0 그리고 5.7㎃ 이었다. 시간경과 후의 드레인 전류를 분석하였는데, PLZT(10/30/70) 박막은 10년 후에 약 18%의 포화 전류가 감소하여 우수한 신뢰성을 보였다. 본 모델은 MFSFET 소자의 동작을 예측하는데 중요한 역할을 할 것으로 판단된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.773-776
• /
• 2009

최근의 차량 산업은 차량 내 전자장비들을 하나로 묶을 수 있는 네트워크들이 발달되고, 이에 따라 각각의 네트워크간의 통신이 중요시 되고 있다. 현재 차량에 사용되고 있는 네트워크로는 CAN, LIN, MOST, FlexRay 등이 사용되고 있다. 여러 가지 네트워크들이 생겨나면서 네트워크를 이용한 여러 가지 응용들도 생겨나게 되었고, 이로 인해 운전자들도 좀 더 편리한 환경에서 차량을 운전하고자 하는 욕구가 많아지고 있다. 차량내의 다른 네트워크 환경을 하나의 통합된 환경으로 만들어주기 위한 게이트웨이 연구가 활발히 이루어진다면, 보다 많은 응용들이 개발될 것으로 예상된다. 본 논문에서는 주로 차량의 Body Train 쪽 제어에 사용되는 CAN bus 네트워크와 인포테인먼트 시스템을 제공해주는 MOST 네트워크간의 게이트웨이를 이용한다. 통신을 통해 CAN Node중의 하나인 차량속도를 MOST Navigation 으로 전송하여 차량이 터널에 진입하여 GPS 정보를 얻어올 수 없을 때도 차량의 현재 속도정보를 Gateway를 통해 Navigation으로 실시간으로 전송하는 기술을 이용하는 차량 자동 안전제어 시뮬레이션 시스템 설계하고 구현하고자 한다.