Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Quantum-Mechanical Modeling and Simulation of Center-Channel Double-Gate MOSFET

중앙-채널 이중게이트 MOSFET의 양자역학적 모델링 및 시뮬레이션 연구

  • Kim, Ki-Dong (Department of Electrical Engineering, Inha Uniersity) ;
  • Won, Tae-Young (Department of Electrical Engineering, Inha University)
  • 김기동 (인하대학교 전기공학과) ;
  • 원태영 (인하대학교 전기공학과)
  • Published : 2005.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

The device performance of nano-scale center-channel (CC) double-gate (DG) MOSFET structure was investigated by numerically solving coupled Schr$\"{o}$dinger-Poisson and current continuity equations in a self-consistent manner. The CC operation and corresponding enhancement of current drive and transconductance of CC-NMOS are confirmed by comparing with the results of DG-NMOS which are performed under the condition of 10-80 nm gate length. Device optimization was theoretically performed in order to minimize the short-channel effects in terms of subthreshold swing, threshold voltage roll-off, and drain-induced barrier lowering. The simulation results indicate that DG-MOSFET structure including CC-NMOS is a promising candidates and quantum-mechanical modeling and simulation calculating the coupled Schr$\"{o}$dinger-Poisson and current continuity equations self-consistently are necessary for the application to sub-40 nm MOSFET technology.

본 논문에서는 결합된 슈뢰딩거-푸아송 방정식과 전류연속방정식을 셀프-컨시스턴트하게 계산함으로써, 나노-스케일 center-channel (CC) double-gate (DG) MOSFET 디바이스의 전기적 특성 및 구조해석에 관한 연구를 시행하였다. 10-80 nm 게이트 길이의 조건에서 수행한 CC-NMOS의 시뮬레이션 결과를 DG-NMOS 구조에서 시행한 시뮬레이션 결과와의 비교를 통하여 CC-NMOS 구조에서 나타나는 CC 동작특성 메커니즘과, 이로 인한 전류 및 G$_{m}$의 상승을 확인하였다. 문턱 전압 이하 기울기, 문턱 전압 롤-오프, 드레인 유기 장벽 감소의 파라미터를 통하여 단채널 효과를 최소화하기 위한 디바이스 최적화를 수행하였다. 본 나노-스케일 전계 효과 트랜지스터를 위한 2차원 양자역학적 수치해석의 관한 연구를 통하여, CC-NMOS를 포함한 DG-MOSFET 구조가 40나노미터급 이하 MOSFET 소자의 물리적 한계를 극복하기 위한 이상적인 구조이며, 이와 같은 나노-스케일 소자의 해석에 있어서 양자역학적 모델링 및 시뮬레이션이 필수적임을 알 수 있었다.

Keywords

References

  1. The International Technology Roadmap for Semiconductors (ITRS 2003) [On-line], Available: http://public.itrs.net
  2. K. Chandrasekaran, Ph. D. Thesis, Nanyang Technological University, 2002
  3. S. H. Olsen, A. G. O'Neill, L. S. Driscoll, K. S. K. Kwa, S. Chattopadhyay, A. M. Waite, Y. T. Tang, A. G. R. Evans, D. J. Norris, A. G. Cullis, D. J. Paul, and D. J. Robbins, 'High-Performance nMOSFETs Using a Novel Strained Si/SiGe CMOS Architecture,' IEEE Trans. Electron Devices, vol. 50, no.9, p. 1961, 2003 https://doi.org/10.1109/TED.2003.815603
  4. M. Sabathil, S. Hackenbuchner, J. A. Majewski, G. Zandler, and P. Vogl, 'Towards Fully Quantum Mechanical 3D Device Simulation,' J. Computat. Electron., vol. 1, p. 81, 2002 https://doi.org/10.1023/A:1020719928653
  5. A. Trellakis and A. T. Galick, 'Interation Scheme for the Solution of the Two-Dimensional Schrodinger-Poisson Equations in Quantum Structures,' J. Appl. Phys, vol. 81, no. 15, p.7880, 1997 https://doi.org/10.1063/1.365396
  6. R. Akis, S. N. Milicic, D. K. Ferry, and D. Vasileska, 'An Effective Potential for Including Quantum Effects into the Simulation of Ultra-Short and Ultra-Narrow Channel MOSFETs,' in Proc. of Int. Conf. Modeling Simulation Microsyst., p. 550, 2004
  7. A. Svizhenko, M. P. Anantram, T. R. Govindan, and B. Biegel, 'Two-Dimensional Quantum Mechanical Modeling of Nanotransistors,' J Appl. Phys., vol. 91, no. 4, p. 2343, 2002 https://doi.org/10.1063/1.1432117
  8. S. E. Laux, A. Kumar, and M. V. Fischetti, 'QDAME Simulation of 7.5nm Double-Gate Si nFETs with Differing Access Geometries,' in Proc. of IEDM Tech Dig, p. 715, 2002