평판형 안테나를 채택한 TCP (Transformer Coupled Plasma) 형태의 CVD 장비를 이용하여 비정질의 실리콘 박막을 증착 하였다. 비정질 실리콘 박막은 태양전지 및 TFT-LCD 등의 디스플레이 제품 등에 다양하게 적용되고 있는데, 일반적으로 CCP(Capacitor Coupled Plasma) 형태의 CVD 장비에서 증착되어 왔다. TCP-CVD 장비는 CCP-CVD에 비해 플라즈마 내의 높은 이온밀도 및 저압, 저온에서 공정이 가능할 뿐만 아니라, 기판 바이어스 전압을 독립적으로 조절할 수 있어 이은에 의한 증착막의 결함을 낮출 수 있는 장점이 있다. 본 발표에서는 자체 기술로 제작된 TCP-CVD의 소개와 증착된 비정질 실리콘 박막의 특성평가를 위한 라만 분석 및 dark conductivity 데이타를 다루었다. 또한 비정질 실리콘 박막의 반도체 소자의 응용성을 보기 위하여 3족 및 5족의 불순물을 도핑하여 전기전도도의 변화를 측정하였다.

본 연구에서는 반도체 장비 모니터링을 위하여 로컬 시스템, 서버 시스템, 클라이언트 시스템으로 임베디드 시스템으로 부분 구성하여 클라이언트/서버 개념에서 취약한 안정성, 시스템 관리에 따른 문제점, 원가 상승과 설치 공간의 문제점을 개선 및 보완하였다. 본 연구에서는 반도체 장비 모니터링 시스템의 안정성 확보를 위한 임베디드 모니터링 시스템의 하드웨어와 이를 제어하기 위한 소프트웨어 핵심 기술 개발이며, 이를 위해 임베디드 모니터링 시스템의 핵심이 되는 감시/제어용 하드웨어 모듈과 임베디드 운영체제, 부가적인 관련 응용프로그램을 개발한다.

본 연구는 AC서보 모터의 벡터 제어를 구현하는데 있어 디지털 제어에 의한 시간 지연 및 Af) 변환기, QEP(Quadrature Encoder Pulse Circuit)등 주변 소자의 시간 지연에 의한 노이즈를 최소화하지 위하여 고성능 저 전압형 DSP인 TMX320F2812를 사용하였다. TMX320F2812는 150MIPS의 빠른 연산 속도와 12비트의 AD 컨버터, QEP회로는 물론 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원친 DSP이다. 이와 같이 주변 회로들을 내장한 고성능 DSP의 사용은 모터 제어부의 하드웨어적인 구성을 간소화 시키고 이로 인한 비용 절감을 얻을 수 있다. 또한 전류 샘플을 위한 필터 부분을 디지털 필터화 하여 전류 샘플링 노이즈를 제거하였고, 옵셋 전압을 이용한 SVPWM을 구현하여 연산 시간을 대폭 단축 하였다. TMX320F2812의 단점인 고정 소수점 연산에 대해서는 각 변수에 대한 스케일링을 통해 유효 자리를 확보하였다.

본 연구에서는 MICP Etching system 을 이용한 Via contact 및 Deep contact hole etch process 특성을 연구하였다. Langmuir probe 를 이용한 MICP source 의 Plasma density & electron temperature 측정하였고 탄소와 플로우르를 포함하는 혼합 Plasma 를 형성하여 RF frequency, wall temperature, chamber gap, gas chemistry 등의 변화에 따른 식각 특성을 조사하였다. Plasma density 는 1000w 에서 $10^{11}$/$cm^3$ 이상의 high density plasma와 uniform plasma 형성을 확인하였고 $CH_{2}F_{2}$와 CO의 적절한 혼합비를 이용하여 Oxide to PR 선택비가 10 이상인 고선택비 조건을 확보하였다. 고선택비 형성에 따라 Polymer 형성이 많이 되었고 이를 개선하기 위하여 반응 챔버의 온도 조절을 통하여 Polymer 증착 방지에 효과적인 것을 확인하였다. MICP source를 이용하여 탄소와 플로우르의 혼합 가스와 식각 챔버의 온도 조절에 의한 선택비 증가를 확보하여 High Aspect Ratio Contact Hole Etch 가능성을 확보하였다.

The sapphire wafers for blue light emitting devices were manufactured by the implementation of the surface machining technology based on micro-tribology. This process has been performed by grinding, lapping and polishing. The surfaces of sapphire wafers were mechanically affected by residual stress and surface default. This mechanical stress and strain can be cured by thermal anneal ing process. The sapphire crystalline wafers were annealed at $1100~1400^{\circ}C$ and then characterized by double crystal X-ray diffraction. The sample showed good quality of crystalline wafer surface wi th full width at hal f maximum of 16 arcsec for the 4-hour heat-treatment at $1300^{\circ}C$.

본 논문에서는 MEMS 공정기술을 이용하는 압저항(piezoresistive) 압력센서용 다이아프램의 최적구조 제작을 위한 TMAH(Tetramethyl Ammonium Hydroxide)의 식각특성을 연구하였다. KOH, EDP 등 기존의 공정 수행에 있어서 부딪치게 되는 환경적 요인을 개선하고, 생산성 향상을 위해 독성이 없고 CMOS 집적회로 공정과 호환성이 높은 TMAH를 사용하여, 식각온도와 TMAH 농도 및 식각시간에 따른 에칭률 변화를 측정하였다. 식각온도가 증가 함에 따라, 그리고 TMAH 농도가 감소함에 따라, Si 에칭률은 증가하였으나 hillock 발생률이 증가하여 식각표면의 평탄화 정도가 나빠졌다. 이러한 단점을 AP(Ammonium Persulfate) 첨가제를 이용하여 해결하였다. l5wt% 농도의 TMAH 800ml 용액을 가지고 매 10분당 같은 양의 AP를 1시간당 5g이 되도록 첨가하여, 한변의 길이가 100~400 $\mu\textrm{m}$인 정사각형 모양을 가진 우수한 이방성 다이아프램을 성공적으로 제작하였다.

최근 이동 정보통신 분야의 발전에 따라 단말기 및 관련 부품들을 소형 경량화 하는 것이 매우 중요한 기술요소로 부각되고 있다. 이를 위해서는 기판의 배선밀도를 높이는 것과 개별 부품 또는 모듈의 크기와 무게를 줄이는 것이 절실히 필요하며, 이러한 요구에 부응하기 위해 기존의 다층 PCB 기술이나 MCM 기술에 비해 우수한 배선밀도와 양호한 전기적 특성을 갖는 저온 동시소성 세라믹(Low Temperature Co-fired Ceramic) 기술이 개발, 적용되고 있다. 본 논문에서는 이러한 LTCC 기판의 소결에 있어 기존의 소결 공정인 전기로 소결 공정과 microwave를 이용한 소결 공정을 이용하여 소결 하였을 때, LTCC 기판의 수축율과 무게감소, 그에 따른 밀도변화, SEM 을 이용한 표면형상 분석을 통해 급속가열을 통한 공정시간의 단축, 낮은 에너지 소비로 인한 제조단가의 절감, 균일한 가열로 인한 소결온도의 저하 등의 장점을 갖는 microwave sintering 을 적용할 수 있는 가능성을 제시하였다.

Seam seal welding on the semi-conductor package is a process for sealing the packages of semiconductors, crystal parts, saw filters, oscillators with lid plate by seam welding. This paper present the development process of automatic seam seal welding system. In this process, the process algorithm, high precision welding current control, design of welding head, high speed and high precision feeding mechanism, user interface process control program technologies are included.

진동에 민감한 각종 정밀장비를 갖추고 있는 공장구조물은 설립하는 설계 초기단계에서부터 정밀장비의 정상 운용을 위하여 장비 업체 제시한 진동허용규제치 및 동특성허용규제치를 만족할 수 있도록 공장구조물 설계시 진동 측면에 대하여 동적(動的) 특성을 검토해야만 한다. 이러한 설계조건을 만족시켜주기 위한 방안으로 외부에서 정밀장비로 유입되는 진동에 대찬 진동절연을 위하여 진동전달률 이론을 적용하여 방진효율 산출하는 방법과 정밀장비에서 발생하는 동하중을 고려하여 공장구조물에 대한 동적설계를 수행하는 것으로, 구조물 동특Jt!을 요구되는 만큼 구조물의 동특성 변경하는 SDM(Structural Dynamic Modifacation)방법이 주로 활용된다 이에 본 연구에서는 앞서 언급한 구조물의 동적설계시 후자조건인 구조물의 동특성을 변경하고자 하는 경우에 실구조물에 하중을 정량적으로 조절하며 가할 수 있는 VSD 시스템을 이용하여 구조물의 동특성을 변화시키는 것을 동적해석으로 예측하였고, 현장에서 실제 동적실험으로 구한 결과를 동적설계목표치와 비교하여 유용성에 대하여 확인하였다.

잉크젯 헤드의 발열체에 적용하기 위해 $poly-Si/SiO_2/Si$ 의 다층기판 위에 결정화된 안정한 $SiO_2$ 코발트 실리사이드 박막을 증착하여 발열체를 제작하고 이들 발열체의 구조적 형상과 온도저항계수 등 전기적 특성을 조사하였다. $SiO_2$ 코발트실리사이드 박막의 형성은 금속 Co 박막을 급속 열처리장치를 이용하여 $800^{\circ}C$에서 20 초 동안 질소 분위기에서 열처리하여 실리사이드 박막을 형성하였다. 발열체의 온도저항계수 값은 약 $^0.0014/{\circ}C$ 값을 얻을 수 있었다. 인가전압 10V, 주파수 10 kHz 및 펄스간격 $1\mu\textrm{s}$ 인가시 발열체의 순간전력은 최대 2 watt를 나타내었다.

반도체 산업의 발전에 따라 생산과정에서의 반도체 소자의 특성을 검사하고, 오류를 검출하는 작업을 효율성 있게 하여 생산성을 향상시키는 것이 더욱 중요시 되고 있다. 이러한 흐름에 맞추어 반도체 test장비에 VFCS(voltage forcing current sensing)와 CFVS(current forcing voltage sensing)를 test 할 수 있게 개발하였다.

반도체 소자의 집적도의 발전에 따라 생산과정에서의 기능적인 오류 검사 소요시간이 증가하게 되어 비용절감에 커다란 장애 요인이 되고 있다. 이러한 문제점을 효과적으로 처리하기 위하여 일괄적인 패턴과 어드레스를 발생시키는 pattern generator를 연구하였다.

본 연구에서는 저압 상태인 반도체 제조장비의 입자오염을 측정하는데 많이 사용되고 있는 ISPM 의 성능 특성을 실험적 기법으로 조사하였다. 2 개의 공기역학적 렌즈를 사용하여 주입된 219.41 nm 크기의 PSL 실험 입자 빔을 생성시켰다 또한 기존에 보고된 실험조건에 따라 chamber 압력, 유입유량을 각각 1 torr와 32 sccm 으로 맞추었으며, 입자 농도를 두 가지로 변화시켜 실험하였다. 연구에 사용된 본 연구센터의 ISPM 장비는 250 nm 근처의 입자 크기에 대하여 비교적 정확한 특성을 나타냄을 알 수 있었다. 앞으로 본 실험에서는 사용된 ISPM 장비의 측정 환경에 맞는 렌즈 수, 렌즈 간격 , 적정 압력, 적정 입자 크기 등 조건들을 결정하여 실제 반도체 제조장비 공정 chamber 에 직접 부착하여 반도체 공정에 활용할 계획이다.

본 논문에서 소개하고 있는 플렉시블 케이블(Flexible Cable) 가공기는 기존의 준자동적인 다수의 생산라인을 한 생산라인에 자동화하여 접목시킨 기기이다. 가공기에 문제점이 발생하였을 경우의 현상을 진단하기 위하여 제작자, 작업자 그리고 R&D엔지니어들의 지식을 수집하고 실제 발생 데이터를 근거로 지식베이스 시스템(knowledge-based system)을 구성하였다. 플렉시블 케이블(Flexible Cable) 가공기의 문제점 진단을 목표로 하여 수집된 지식들을 지식베이스화 하였고 이를 바탕으로 진단 시스템이 구축되었다. 가공기 작동 중 문제점이 발생하게 될 경우 전문가뿐만 아니라 비전문가도 본 논문에서 제안된 지능형 진단시스템을 사용하여 문제점을 빠르게 진단, 파악하는데 그 목적을 두고 있다.

New Si pin photodiodes with $p^+-cap$ region have been designed and fabricated for the application in a PDIC of the optical pick-up system. The fabricated devices were designed with the incident optical window of $120\mu\textrm{m}$ and were classified into three structures according to <$p^+-cap$ dimensions. As the result of experiments, the devices with the $p^+$-cap dimension of $0\mu\textrm{m}$(no cap), $65\mu\textrm{m}$, and $120\mu\textrm{m}$ showed the sensitivity of 1.0 A/W, 0.86 A/W, and 0.6 A/W, respectively.

본 논문에서는 RF Matcher 의 동작성능 개선을 위하여 RF Match 제어단의 제어 알고리즘과 하드웨어의 디지털화 방안에 대한 연구를 수행하였다. 개발된 제어단은 최적의 동작성능을 위하여 multi-preset, 이득제어 기능 등 다양한 부가 기능을 갖도록 설계/제작하였고, 또한 LCD 모듈의 설치를 통하여 RF Matcher의 실시간 상태 파악이 가능하도록 하였다. 개발된 제어단에 대한 실험결과로부터 RF 전력의 over/under shoot, 플라즈마 플리커 등의 현상이 제거되었고, 정합시간이 크게 단축되었음을 알 수 있었다.

This paper is concerned with the estimation of a wafer part in grasping system. The estimation of a wafer size in grasping system is very important because a wafer must be placed in accurate position. The accurate information of a wafer size should be forward to Robot in order to place a wafer in accurate position. So in this paper, we decide the size of a wafer with Fuzzy Logic and consider the possibility of this method by simulation.

On this study, an End-Effector for the 300mm wafer transfer robot System is newly suggested. It is a mechanical type with $180^{\circ}$ rotating ranges and is composed of 3-point arms, two plate springs and single-axis DC motor. It is controlled by microchip for the DC motor control. To design, relationships on the gripping force and the wafer deformation is analyzed by FEM analysis. Criterion on gripping force of a suggested End-Effector is confirmed as $255 ~ 274g_f$ from experimental results. From experimented results on repeatable position accuracy, gripping force and gripping cycle times in a wafer cleaning system, we confirmed that the suggested End-Effector is well satisfied on the required performance for 300mm wafer transfer robot system.

IC 패키지 기술중 Underfilling 은 칩과 기판사이에 Encapsulant의 표면장력을 이용하여 주입하고 경화시킴으로써 전기적 기계적 보강력을 제공하는 기술로서 시스템 칩의 발전과 함께 차세대 패키징 기술중의 하나이다. 본 연구에서는 기존의 Underfilling 공정을 개선하여 충전시간을 획기적으로 줄일 수 있는 가압식 Underfilling 공정을 이용하여 차세대 반도체 패키징에 적용할 수 있는 가능성을 파악하였다. 이를 위하여 칩과 기판사이에 주입되고 경화되는 Encapsulant의 유동특성을 파악하였다. 가압식 Underfilling기술은 아직까지 상용화되지 않은 미래기술로써 효율적인 몰드 설계를 위하여 Encapsulant 종류에 따라 Gate 위치, Bump Pattern 및 개수, 칩과 기판 사이의 거리, Side Region에 따른 유동특성등의 파악이 중요하다. 본 연구에서는 $DEXTER^{TM}(US)$의 Encapsulant FP4511 을 사용하여 Cavity 내에 Void 를 없앨 수 있는 주입조건을 찾아내고 Underfilling 시간을 감소시킬 수 있는 모사를 진행하였다.

본 연구에서는 반도체제조에 필수적으로 사용되는 플라즈마장비의 성능을 예측.분석하여 개발 시간 및 비용의 절감과 장비의 성능을 극대화 할 수 있도록 이론적 전산모사 환경(VIP-SEPCAD)을 개발하고 있다. VIP-SEPCAD는 플라즈마의 물리.화학적 특성을 예측하는 plasma model, 중성화학종들의 반응 및 유돈 특성을 예측하는 neutral reaction-transport model, particle의 유동 특성을 예측하는 particle transport model, particle의 생성 및 성장 특성을 예측하는 particle formation-growth model, 식각 또는 증착되는 웨이퍼 표면변화를 예측하는 surface evolution model로 구성되어 있다. 현재 개발된 VIP-SEPCAD를 이용하여 산소 플라즈마의 특성과 각종 화학성분들의 분포를 예측하고 particle의 거동에 대하여 분석하였다.

반도체 집적회로 제조 장치의 부품으로 사용되는 전도성 발열체를 박막형태로 제조하는 기술을 얻기 위하여 반도체와 금속을 혼합한 물질을 스퍼터 증착 기술 및 전자빔 증착기술을 이용하여 제작하고, 전기적, 재료적 특성을 분석하였다. 발열재료로는 몰리부덴과 실리콘 및 크롬 및 실리콘의 합금을 이용하였으며, 기판 물질은 알루미나와 실리콘질화막. 시리콘 산화막을 사용하였다. 발열물질은 온도의 상승파 하강에도 안정된 재료적 성질을 가져야 제품으로써 신뢰도를 유지할 수 있으므로 금속 (몰리부텐 또는 크롬) 실리사이드 (silicide)의 최종 phase 를 갖도록 하였는데, 실리사이드는 실리콘과 금속의 합금물질로 안정된 재료로 알려져 있다. 또한 발열재료의 온도저항계수를 최소화하도록 하였으며 온도저한계수 값의 범위가 20% 이내인 발열재료의 제조기술을 얻었다. 이러한 온도저항계수 최소화는 열교환 부품의 온도 정밀제어를 가능하게 한다.

Tantalum nitride(TaN) films were deposited by atomic layer deposition(ALD) and plasma assisted atomic layer deposition(PAALD). The deposition of the TaN thin film has been performed using pentakis (ethylmethlyamino) tantalum (PEMAT) and ammonia($NH_3$) as precursors at temperature of $250^{\circ}C$, where the temperature was proven to be ALD window for TaN deposition from our previous experiments. The PAALD deposited TaN film shows better physical properties than thermal ALD deposited TaN film, due to its higher density$(~11.59 g/\textrm{cm}^3$) and lower carbon(~ 3 atomic %) and oxygen(~ 4 atomic %) concentration of impurities.

Sub-90nm급 high speed 소자를 위해서는 extension영역의 shallow junction과 sheet 저항의 감소가 필수적이다. 일반적으로 기생저항은 channel저항의 약 10-20%정도를 차지하도록 제작되므로, 이를 최소화하여 optimize하기 위해서는 기생저항에 대한 성분 분리와 이들이 가지는 저항값에 대한 정량적 계산이 이루어져야 한다. 이에 본 논문은 calibration된 TCAD simulation을 통해 90nm급 Tr. 에서 각 영역의 저항성분을 계산, 평가하는 방법을 제시한다. 이 결과, 특히, extension영역의 표면-accumulation부분이 가장 개선이 있어야 할 부분으로 분석되었으며, 이 저항은 gate하부에 존재하는 extension으로부터 발if되는 측면 doping의 tail영역으로 인해 형성되는 것으로,doping의 abruptness가 가장 중요한 factor인 것으로 판단된다.

본 연구에서는 LCD 공정에 사용되는 ball spacer를 전해 연마(Electro-Polishing, EP) 처리된 스테인리스(stainless)관 내부에서 마찰대전으로 하전시켜 하전량을 측정하는 하전 메커니즘과 하전 특성을 관찰하였다. Ball spacer의 농도를 일정하게 하고, 유입하는 공기의 유량을 201pm, 301pm으로 변화시키면서 실험하였다. 유입되는 공기의 유량은 일정하게 하여 ball spacer의 농도를 분진공급장치(dust feeder)를 통해 변화시키면서 하전수를 측정하였다. 이 때 측정결과는 EP 처리된 스테인리스관에 유입되는 공기의 유량이 증가했을 때, 하전이 더 많이 되는 것을 보여주었다. 또한 일정한 공기의 유량에서 주입되는 ball spacer의 농도가 증가했을 때 입자당 하전수가 증가하였다.