• ETRI Journal
• /
• 제32권4호
• /
• pp.520-529
• /
• 2010

In this paper, we present a low-voltage low-dropout voltage regulator (LDO) for a system-on-chip (SoC) application which, exploiting the multiplication of the Miller effect through the use of a current amplifier, is frequency compensated up to 1-nF capacitive load. The topology and the strategy adopted to design the LDO and the related compensation frequency network are described in detail. The LDO works with a supply voltage as low as 1.2 V and provides a maximum load current of 50 mA with a drop-out voltage of 200 mV: the total integrated compensation capacitance is about 40 pF. Measurement results as well as comparison with other SoC LDOs demonstrate the advantage of the proposed topology.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.574-576
• /
• 2008

Now there are two types Non-contact compensation AC automatic voltage regulator (A.V.R). One is transformer compensation regulator, whose principle is the combination of multiple compensation transformers, do the compensation by turning on and off the connections of the transformer through the multi-full bridge circuit. This method removed the mechanical drive and contacts, which increases the life and the dynamic performance of the A.V.R. However, the compensation is multilevel, and it needs many compensation transformers and switches, the circuit is complex, the compensation precision is low. Another type is PWM switch AC regulator, whose principle is getting the AC voltage from the input, then induce the AC compensation voltage through commutating and high frequency PWM transforming, and phase tracking. Here the compensation is step-less, the compensation precision is high, and the response is fast. But the circuit is complex, and it needs an inverse compensation transformer, which is difficult to realize high-power applications. In this paper, it shows an Automatic Voltage Regulator which use high frequency PWM inverter do compensation. This A.V.R has the function as the custom-power, which make the performance of the power supply in a high level.

• 전자공학회논문지
• /
• 제53권2호
• /
• pp.123-129
• /
• 2016

본 논문에서는 PCU(Power Control Unit)의 성능을 최적화 시킬 수 있는 동작모드를 제안하고 제작하여 그 결과를 보고 하였다. 특히 세 개의 기능별 모듈이 최적의 동작 상태를 유지할 수 있도록 버스의 전압과 연동되게 제어회로를 구성하여 동작 우선순위를 정하고 필요에 따라 자동적으로 동작하도록 최적 동작 제어 방식을 제안하였다. PCU는 태양광 전력을 부하와 연결된 버스에 정전압으로 변환시키는 S3R(Sequential Switching Shunt Regulator)과 보조 에너지 저장장치인 배터리에 잉여 전력을 저장하는 BCR(Battery Charge Regulator) 및 배터리에 충전되어 있던 전력을 부하에 공급하는 BDR(Battery Discharge Regulator)로 구성되어 있다. 세 개의 전력변환 모듈은 위성용 전원장치의 특성상 높은 신뢰성을 유지하기 위해서 각각의 모듈이 병렬로 동작하며, 특히 각 모듈의 기능이 최적의 상태를 유지하기 위해서 안정된 버스 전압이 상시 유지되어야 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.1075-1077
• /
• 2002

This paper describes a three-phase step-down AC voltage regulator using AC chopper and auxiliary transformer which is series connected with main input. It has many advantages such as fast voltage control, high efficiency and low THD. The operation principle and PWM method of the proposed regulator are described. Experimental results show that it can be used as step-down AC voltage regulator for power saving purpose very efficiently.

• 전기학회논문지
• /
• 제65권8호
• /
• pp.1383-1391
• /
• 2016

This paper is concerned with applicability of a new type of controllers, called i-PID and GPI in which unknown parts of the plant are taken into account without any modeling procedure, to automatic voltage regulator (AVR) system. First, the procedure for applying i-PID and GPI algorithms to AVR system is proposed, which uses model reduction technique based on the given information of AVR. Second, simulations are given to verify their effectiveness comparing to various PID algorithms including PIDD2 which is four-term controller, that is, consisting of PID and second order derivative terms. Superior response performances of i-PID and GPI in comparison to conventional PID controllers are shown. Moreover, i-PID can highly improve the system robustness with respect to model uncertainties, especially to load variations.

• ETRI Journal
• /
• 제39권3호
• /
• pp.373-382
• /
• 2017

A new internally compensated low drop-out voltage regulator based on the cascoded flipped voltage follower is presented in this paper. Adaptive biasing current and fast charging/discharging paths have been added to rapidly charge and discharge the parasitic capacitance of the pass transistor gate, thus improving the transient response. The proposed regulator was designed with standard 65-nm CMOS technology. Measurements show load and line regulations of $433.80{\mu}V/mA$ and 5.61 mV/V, respectively. Furthermore, the output voltage spikes are kept under 76 mV for 0.1 mA to 100 mA load variations and 0.9 V to 1.2 V line variations with rise and fall times of $1{\mu}s$. The total current consumption is $17.88{\mu}V/mA$ (for a 0.9 V supply voltage).

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.258-264
• /
• 2023

본 논문에서는 부하전류에 따라 LDO(Low Drop Out) 레귤레이터의 효과적인 동작과 파괴 방지를 위해 ESD(Electro Static Discharge) 보호회로를 내장한 LDO 레귤레이터를 제안한다. 제안하는 LDO 레귤레이터는 additional feedback current 회로구조를 이용하여 LDO 레귤레이터의 출력전압에 따라 더욱 효과적으로 패스 트랜지스터의 게이트 노드 전압을 조절할 수 있다. 또한 기존의 ESD 보호소자에 P+ bridge를 추가하여 SCR 루프 상의 전류 이득을 감소시켜 홀딩 전압을 약 2V 가량 높인 새로운 구조를 내장하여 ESD 상황에 대해 높은 신뢰성을 가질 것으로 예상된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권2호
• /
• pp.186-192
• /
• 2012

Half-rail stacked drivers are used to reduce power consumption of the drivers for synchronous buck converters. In this paper, the stacked driver is optimized by matching the average charging and discharging currents used by high-side and low-side drivers. By matching the two currents, the average intermediate bias voltage can remain constant without the aid of the voltage regulator as long as the voltage ripple stays within the window defined by the hysteresis of the regulator. Thus the optimized driver in this paper can minimize the power consumption in the regulator. The current matching requirement yields the value for the intermediate bias voltage, which deviates from the half-rail voltage. Furthermore the required capacitance is also reduced in this design due to decreased charging current, which results in significantly reduced die area. The detailed analysis and design of the stacked driver is verified through simulations done using 5V MOSFET parameters of a typical 0.35-${\mu}m$ CMOS process. The difference in power loss between the conventional half-rail driver and the proposed driver is less than 1%. But the conventional half-rail driver has excess charge stored in the capacitor, which will be dissipated in the regulator unless reused by an external circuit. Due to the reduction in the required capacitance, the estimated saving in chip area is approximately 18.5% compared to the half-rail driver.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.34-40
• /
• 2011

본 논문은 낮은 출력 저항을 버퍼를 사용하여 주파수 보상을 수행한 LDO 선형 레귤레이터에 관한 것이다. 주파수 보상을 위해 제안하는 버퍼는 두 개의 shunt 피드백 루프를 사용하여 출력 저항을 최소화함으로써 이를 통해 LDO 선형 레귤레이터 전체의 부하 및 입력 전압에 따른 레귤레이션 성능을 개선할 수 있고 저전압에서도 낮은 출력 저항을 유지함으로 휴대기기 응용에 있어서도 적합하다. 또한 외부 디지털 제어를 통한 LDO 선형 레귤레이터의 출력 전압을 가변함으로써 외부 MCU와의 인터페이스를 개선하기 위한 기준 전압 제어 기법을 나타내었다. 구현된 LDO 선형 레귤레이터는 2.5V~4.5V의 입력 전압에 대하여 동작하며 최대 300mA의 부하 전류를 0.6~3.3V의 출력 전압에 대하여 제공할 수 있다.

• 전기전자학회논문지
• /
• 제26권1호
• /
• pp.124-128
• /
• 2022

기존 LDO 레귤레이터 외부 커패시터는 오버슈트 및 언더슈트와 같은 과도 응답 특성을 줄일 수 있다. 그러나 본 연구에서 제안한 Capless LDO 레귤레이터는 과도 응답을 개선하고 우수한 전류 구동 능력을 제공하기 위해 패스 트랜지스터에 바디 기술을 적용하였다. 제안하는 LDO 레귤레이터의 동작 조건은 3.3V ~ 4.5V 범위의 입력 전압, 최대 부하 전류 200mA, 출력 전압 3V로 설정하였다. 측정 결과, 부하 전류가 100mA일 때 전압은 언더슈트 상태에서 95 mV, 오버슈트 상태에서 105 mV임을 확인 할 수 있었다.