• 한국수학사학회지
• /
• 제21권2호
• /
• pp.71-80
• /
• 2008

본 논문은 기하 프로그램 GSP(Geometer's SkechPad)를 응용하여, 수학이 흥미롭고 재미있는 교과목이며, 또 다양한 영역 속에서 아름답게 활용될 수 있는 것을 보이고자, 테셀레이션의 도형을 평면기하에서 평행이동, 미끄럼반사 등으로 우리 고유의 독특한 태극무늬와 단청문양, 흉배에 사용하였던 구름무늬 등을 현대적인 감각으로 디자인 한 것을 GSP(Geometr's SkechPad) 4.0 으로 작도하였다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.55-67
• /
• 2010

고다층 배선 기판에 형성된 개방 스터브(open stub)를 제거한 후면드릴가공홀(Back-Drilled-Hole, BDH)과 일반적인 구조인 관통홀(Plated-Through-Hole, PTH) 구조의 전기적 특성에 대한 분석을 하였으며, 고속 선호를 부품 실장면으로부터 내층의 스트립라인으로 전송하기 위해 비아홀의 급전 길이가 가장 긴 전송층을 선택하였다. 10 GHz의 광대역 주파수 내에서 실험계획법(DOE, design of experiment)을 적용하여 비아홀 구조 내에 외층과 급전층 사이의 비아홀의 길이, 접지층에 형성된 천공(anti-pad)의 크기와 급전층에 형성된 패드 (pad)의 크기가 최대 반사 손실 반전력 주파수와 삽입 손실에 미치는 영향을 분석하였다. 이로 부터 거시적 모델(macro model)을 위한 회귀 실험식을 추출하여 실험 결과와 비교 평가하였고, 실험 영역 외에서도 측정 결과와 5% 이내의 오차를 보이고 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.69-74
• /
• 2010

알루미늄 양극산화(aluminum anodization)의 선택적인 적용을 통하여 DRAM 소자를 위한 새로운 패키지 기판을 제작하였다. 에폭시 계열의 코어(core)와 구리의 적층 형태로 제작되는 일반적인 패키지 기판과는 달리 제안된 패키지 기판은 아래층 알루미늄(aluminum), 중간층 알루미나(alumina, $Al_2O_3$) 그리고 위층 구리(copper)로 구성된다. 알루미늄 기판에 양극산화 공정을 수행함으로써 두꺼운 알루미나를 얻을 수 있으며 이를 패키지 기판의 유전체로 사용할 수 있다. 알루미나층 위에 구리 패턴을 배치함으로써 새로운 2층 금속 구조의 패키지 기판을 완성하게 된다. 또한 알루미늄 양극산화를 선택적인 영역에만 적용하여 내부가 완전히 채워져 있는 비아(via) 구조를 구현할 수 있다. 패키지 설계 시에 비아 인 패드(via in pad) 구조를 적용하여 본딩 패드(bonding pad) 및 볼 패드(ball pad) 상에 비아를 배치하였다. 상기 비아 인 패드 배치 및 2층 금속 구조로 인해 패키지 기판의 배선 설계가 보다 수월해지고 설계 자유도가 향상된다. 새로운 패키지 기판의 주요 설계인자를 분석하고 최적화하기 위하여 테스트 패턴의 2차원 전자기장 시뮬레이션 및 S-파라미터 측정을 진행하였다. 이러한 설계인자를 바탕으로 모든 신호 배선은 우수한 신호 전송을 얻기 위해서 $50{\Omega}$의 특성 임피던스를 가지는 coplanar waveguide(CPW) 및 microstrip 기반의 전송선 구조로 설계되었다. 본 논문에서는 패키지 기판 구조, 설계 방식, 제작 공정 및 측정 등을 포함하여 양극산화 알루미늄 패키지 기판의 특성과 성능을 분석하였다.

• Journal of Welding and Joining
• /
• 제29권1호
• /
• pp.46-51
• /
• 2011

TSV technology raises several reliability concerns particularly caused by thermally induced stress. In traditional package, the thermo-mechanical failure mostly occurs as a result of the damage in the solder joint. In TSV technology, however, the driving failure may be TSV interconnects. In this study, the thermomechanical reliability of TSV technology is investigated using finite element method. Thermal stress and thermal fatigue phenomenon caused by repetitive temperature cycling are analyzed, and possible failure locations are discussed. In particular, the effects of via size, via pitch and bonding pad on thermo-mechanical reliability are investigated. The plastic strain generally increases with via size increases. Therefore, expected thermal fatigue life also increase as the via size decreases. However, the small via shows the higher von Mises stress. This means that smaller vias are not always safe despite their longer life expectancy. Therefore careful design consideration of via size and pitch is required for reliability improvement. Also the bonding pad design is important for enhancing the reliability of TSV structure.

• 전기학회논문지
• /
• 제56권12호
• /
• pp.2217-2220
• /
• 2007

In this paper, we propose a new wafer level package (WLP) for the RF MEMS applications. The Film Bulk Acoustic Resonator (FBAR) are fabricated and hermetically packaged in a new wafer level packaging process. With the use of Au-Sn eutectic bonding method, we bonded glass cap and FBAR device wafer which has groove-shaped via formed in the backside. The device wafer includes a electrical bonding pad and groove-shaped via for connecting to the external bonding pad on the device wafer backside and a peripheral pad placed around the perimeter of the device for bonding the glass wafer and device wafer. The glass cap prevents the device from being exposed and ensures excellent mechanical and environmental protection. The frequency characteristics show that the change of bandwidth and frequency shift before and after bonding is less than 0.5 MHz. Two packaged devices, Tx and Rx filters, are attached to a printed circuit board, wire bonded, and encapsulated in plastic to form the duplexer. We have designed and built a low-cost, high performance, duplexer based on the FBARs and presented the results of performance and reliability test.

• Tribology and Lubricants
• /
• 제33권3호
• /
• pp.112-118
• /
• 2017

Tilting pad journal bearings(TPJBs) are widely used for high speed rotating machinery owing to their rotordynamic stability and thermal management feature. With increase in the rotating speed of such machinery, an increasingly important aspect of TPJB design is the prediction of their thermal behaviors. Researchers have conducted detailed investigations in the last two decades, which provided design tools for the TPJBs. Based on these previous studies, this paper presents a thermohydrodynamic(THD) analysis model for TPJBs. To calculate pressure distribution, we solve the generalized Reynolds equation and to predict the lubricant temperature, we solve the 3D energy equation. We employ the oil mixing theory to calculate pad inlet temperature; further, to consider heat conduction via the pad, we solve the heat conduction equation for the pads. We assume the shaft temperature as the averaged oil film temperature and apply natural convection boundary conditions to the pad side and back surfaces. To validate the analysis model, we compare the predicted pad temperatures with those from previous research. The results show good agreement with previous research. In addition, we conduct parametric studies on a TPJB which was used in a gas turbine simulator system. The predicted results show that film temperature largely depends on the rotating speed and oil supply condition.

• 마이크로전자및패키징학회지
• /
• 제10권1호
• /
• pp.39-43
• /
• 2003

열전달에 대해 고려하는 것은 LTCC와 같은 고밀도 회로기판을 설계하는데 매우 중요한 요소이다. 본 연구에서는 열전달 효과를 조사하기 위해서 LTCC 기판 내에 열 비아 및 패드를 위치시킨 기판을 제작하였다. 제작된 기판의 정확한 열적인 분석을 이해하기 위해서 Laser Flash Method에 의한 샘플의 열전도도 분석 및 수치해석을 수행하였다. 열비아 및 열방출을 위한 패드로 구성된 LTCC 기판의 열전도 특성은 순수 Ag재료의 44%인 103 W/mK 값을 초과하는 특성을 나타내었다. 수치해석에 의해서 LTCC 기판내의 비아 배열, 크기, 밀도 변화에 따른 열거동의 해석을 수행하였다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2011년도 추계학술대회 논문집
• /
• pp.279-284
• /
• 2011

The calculation of Zwicker's loudness which is needed for multiple frequency response with a fine frequency resolution using the finite element (FE) procedure usually requires significant computation time since a numerical solution must be obtained for each considered frequency. Furthermore, if the analysis is the basis for an iterative optimization procedure this approach imposes high computational cost. In this work, we present an efficient approach for obtaining Zwicker's loudness via the Pad$\acute{e}$ approximants and applying in an acoustical topology optimization procedure. The paper is focused on an efficient and accurate calculation of Zwicker's loudness, design sensitivity analysis, and the acoustical topology optimization method by using Pad$\acute{e}$ approximants. The paper compares the efficient algorithm to results obtained by a standard FEM. Comparison are made both in terms of accuracy and in terms of CPU-times needed for the calculation.

• ETRI Journal
• /
• 제35권2호
• /
• pp.340-343
• /
• 2013

A novel bumping process using solder bump maker is developed for the maskless low-volume solder on pad (SoP) technology of fine-pitch flip chip bonding. The process includes two main steps: one is the aggregation of powdered solder on the metal pads on a substrate via an increase in temperature, and the other is the reflow of the deposited powder to form a low-volume SoP. Since the surface tension that exists when the solder is below its melting point is the major driving force of the solder deposit, only a small quantity of powdered solder adjacent to the pads can join the aggregation process to obtain a uniform, low-volume SoP array on the substrate, regardless of the pad configurations. Through this process, an SoP array on an organic substrate with a pitch of $130{\mu}m$ is successfully formed.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.76-81
• /
• 2011

본 논문에서는 비아 절단 구조를 제안하고 2층 구조의 DRAM 패키지 기판 설계에 적용하여 낮은 임피던스를 가지는 파워 분배망(Power Distribution Network)을 구현하였다. 제안한 신규 비아 구조는 비아의 일부가 절단된 형태이고 본딩 패드와 결합하여 넓은 배선 면적을 필요로 하지 않는 장점을 가진다. 또한 비아 절단 구조를 적용한 설계에서는 본딩 패드에서 VSSQ까지의 배선 경로를 효과적으로 단축시킴으로써 PDN 임피던스를 개선시킬 수 있다. DRAM 패키지 기판 상의 윈도우 영역 형성과 동시에 비아의 일부 영역이 제거되므로 비아 절단 구조 제작을 위한 추가적인 공정은 없다. 또한 비아 홀 내부를 솔더 레지스트로 채움으로써 버(Burr) 발생을 최소화하였으며, 이를 패키지 기판 단면 촬영을 통해 검증하였다. 비아 절단 구조의 적용 및 VDDQ/VSSQ 배치에 의한 PDN 임피던스 변화를 검증하기 위해서 3차원 전자장 시뮬레이션 및 네트워크 분석기 측정을 통해 기존 방식을 적용한 패키지 기판과 비교 검증을 진행하였다. 신규 DRAM 패키지 기판은 대부분의 주파수 범위에서 보다 우수한 PDN 임피던스를 가졌으며, 이는 제안한 비아 절단 구조와 파워/그라운드 설계 배치가 PDN 임피던스 감소에 효과적임을 증명한다.