• Title/Summary/Keyword: two-chip technology

검색결과 372건 처리시간 0.025초

JPEG2000 DWT에 기반한 적응형 블록 워터마킹 구현 (Adaptive Block Watermarking Based on JPEG2000 DWT)

  • 임세윤;최준림
    • 대한전자공학회논문지SD
    • /
    • 제44권11호
    • /
    • pp.101-108
    • /
    • 2007
  • 본 논문에서는 JPEG2000 DWT에 대한 워터마킹 알고리즘들의 화질 저하와 에지 부근의 블록화 문제를 해결하기 위하여 두 개의 스케일링 변수를 사용하여 블록간의 워터마킹 신호가 영상에 따라 자동 조절되는 적응형 블록 워터마킹을 제안하고 검증하였다. 저주파 LL 부대역의 모든 계수들의 평균값과 블록 평균값과의 비를 스케일 변수로 사용하여 1차 강도 조절을 하고, 현재 블록 평균간과 다음 인접 블록 평균간의 비를 2차 스케일링 변수로 사용하여 강도 조절을 함으로써 비가시성과 화질 저하의 문제를 해결하였다. 적응형 블록 워터마킹은 원본 영상에 의해 자동으로 생성되며, 영상의 밝기 값에 따라 워터마크의 강도가 조절된다. 동일한 강도의 워터마크를 삽입하는 대신에 블록 단위별로 서로 다른 강도를 가지는 워터마크를 삽입함으로써 기존 알고리즘들보다 비가시성적인 특성이 4$\sim$14dB 향상되었으며 필터 공격, JPEG2000 압축, 리사이즈, 자르기 등과 같은 다양한 워터마크 공격에도 더욱 견고한 특성을 보였다. 또한 제안한 방식을 JPEG2000 칩에도 적용하기 위해 Hynix 0.25 ${\mu}m$ CMOS 공정을 사용하여 ASIC으로 구현하여 검증하였다.

HDTV 응용을 위한 3V 10b 33MHz 저전력 CMOS A/D 변환기 (A3V 10b 33 MHz Low Power CMOS A/D Converter for HDTV Applications)

  • 이강진;이승훈
    • 전기전자학회논문지
    • /
    • 제2권2호
    • /
    • pp.278-284
    • /
    • 1998
  • 본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

  • PDF

재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계 (Design of Low Power 4th order ΣΔ Modulator with Single Reconfigurable Amplifier)

  • 성재현;이동현;윤광섭
    • 전자공학회논문지
    • /
    • 제54권5호
    • /
    • pp.24-32
    • /
    • 2017
  • 본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

Micro Cutting of Tungsten Carbides with SEM Direct Observation Method

  • jung, Heo-Sung
    • Journal of Mechanical Science and Technology
    • /
    • 제18권5호
    • /
    • pp.770-779
    • /
    • 2004
  • This paper describes the micro cutting of wear resistant tungsten carbides using PCD (Poly-Crystalline Diamond) cutting tools in performance with SEM (Scanning Electron Microscope) direct observation method. Turning experiments were also carried out on this alloy (V50) using a PCD cutting tool. One of the purposes of this study is to describe clearly the cutting mechanism of tungsten carbides and the behavior of WC particles in the deformation zone in orthogonal micro cutting. Other purposes are to achieve a systematic understanding of machining characteristics and the effects of machining parameters on cutting force, machined surface and tool wear rates by the outer turning of this alloy carried out using the PCD cutting tool during these various cutting conditions. A summary of the results are as follows: (1) From the SEM direct observation in cutting the tungsten carbide, WC particles are broken and come into contact with the tool edge directly. This causes tool wear in which portions scrape the tool in a strong manner. (2) There are two chip formation types. One is where the shear angle is comparatively small and the crack of the shear plane becomes wide. The other is a type where the shear angle is above 45 degrees and the crack of the shear plane does not widen. These differences are caused by the stress condition which gives rise to the friction at the shear plane. (3) The thrust cutting forces tend to increase more rapidly than the principal forces, as the depth of cut and the cutting speed are increased preferably in the orthogonal micro cutting. (4) The tool wear on the flank face was larger than that on the rake face in the orthogonal micro cutting. (5) Three components of cutting force in the conventional turning experiments were different in balance from ordinary cutting such as the cutting of steel or cast iron. Those expressed a large value of thrust force, principal force, and feed force. (6) From the viewpoint of high efficient cutting found within this research, a proper cutting speed was 15 m/min and a proper feed rate was 0.1 mm/rev. In this case, it was found that the tool life of a PCD tool was limited to a distance of approximately 230 m. (7) When the depth of cut was 0.1 mm, there was no influence of the feed rate on the feed force. The feed force tended to decrease, as the cutting distance was long, because the tool was worn and the tool edge retreated. (8) The main tool wear of a PCD tool in this research was due to the flank wear within the maximum value of $V_{max}$ being about 260 $\mu\textrm{m}$.

H.264/AVC 복호기의 병렬 역변환 구조 및 저면적 역양자화 구조 설계 (Parallel Inverse Transform and Small-sized Inverse Quantization Architectures Design of H.264/AVC Decoder)

  • 정홍균;차기종;박승용;김진영;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.444-447
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

  • PDF

성토시공관리용 방사성 동위원소 이용계기의 측정회로설계 (Measuring Circuit Design of RI-Gauge for Compaction Control)

  • 길경석;송재용;김기준;황주호;송정호
    • 센서학회지
    • /
    • 제6권5호
    • /
    • pp.385-391
    • /
    • 1997
  • 본 연구의 목적은 성토시공관리응 방사성 동위원소 이용계기의 회로개발에 있다. 본 연구에서 제작한 계기는 국내 원자력법에서 제한하는 세기 이하의 밀봉선원을 사용하며, 감마선과 열중성자 검출회로, 고전압 공급장치 그리고 마이크로프로세서 등으로 구성하였다. 성토의 밀도측정에 충분한 계측수를 얻기 위하여 감마선 검출 5회로, 열중성자 검출 2회로로 구성하였다. 감마선의 검출은 G-M 검출기의 전기적 특성상 검출회로가 간단하므로 파형정형회로만 거쳐 계수된다. 그러나 He-3 검출기에서 발생하는 열중성자 신호펄스는 대단히 작기 때문에 최대 50 [dB]까지 증폭하고 창비교기(window comparator)를 거쳐 원하는 신호만 계수할 수 있도록 하였다. 모든 회로는 자연 방사선과 잡음에 의한 영향을 최소화하기 위하여 정전차폐하였으며, 계수관에 인가하는 고전압의 리플 진폭과 주파수를 고려하여 펄스 계수시에 리플 성분에 의한 펄스수는 제거하였다. 방사선의 계수 및 연산처리에는 원칩 마이크로프로세서를 이용하였으며, 계측결과는 메모리장치에 저장되고 PC와의 통신도 가능하다. 시제작한 RI계기의 검출성능을 평가한 결과 성토의 밀도측정에 충분한 계측수를 얻을 수 있음이 확인되었다.

  • PDF

Position of Hungarian Merino among other Merinos, within-breed genetic similarity network and markers associated with daily weight gain

  • Attila, Zsolnai;Istvan, Egerszegi;Laszlo, Rozsa;David, Mezoszentgyorgyi;Istvan, Anton
    • Animal Bioscience
    • /
    • 제36권1호
    • /
    • pp.10-18
    • /
    • 2023
  • Objective: In this study, we aimed to position the Hungarian Merino among other Merinoderived sheep breeds, explore the characteristics of our sampled animals' genetic similarity network within the breed, and highlight single nucleotide polymorphisms (SNPs) associated with daily weight-gain. Methods: Hungarian Merino (n = 138) was genotyped on Ovine SNP50 Bead Chip (Illumina, San Diego, CA, USA) and positioned among 30 Merino and Merino-derived breeds (n = 555). Population characteristics were obtained via PLINK, SVS, Admixture, and Treemix software, within-breed network was analysed with python networkx 2.3 library. Daily weight gain of Hungarian Merino was standardised to 60 days and was collected from the database of the Association of Hungarian Sheep and Goat Breeders. For the identification of loci associated with daily weight gain, a multi-locus mixed-model was used. Results: Supporting the breed's written history, the closest breeds to Hungarian Merino were Estremadura and Rambouillet (pairwise FST values are 0.035 and 0.036, respectively). Among Hungarian Merino, a highly centralised connectedness has been revealed by network analysis of pairwise values of identity-by-state, where the animal in the central node had a betweenness centrality value equal to 0.936. Probing of daily weight gain against the SNP data of Hungarian Merinos revealed five associated loci. Two of them, OAR8_17854216.1 and s42441.1 on chromosome 8 and 9 (-log10P>22, false discovery rate<5.5e-20) and one locus on chromosome 20, s28948.1 (-log10P = 13.46, false discovery rate = 4.1e-11), were close to the markers reported in other breeds concerning daily weight gain, six-month weight, and post-weaning gain. Conclusion: The position of Hungarian Merino among other Merino breeds has been determined. We have described the similarity network of the individuals to be applied in breeding practices and highlighted several markers useful for elevating the daily weight gain of Hungarian Merino.

CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 저 전력 0.13um CMOS ADC (A 10b 50MS/s Low-Power Skinny-Type 0.13um CMOS ADC for CIS Applications)

  • 송정은;황동현;황원석;김광수;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제48권5호
    • /
    • pp.25-33
    • /
    • 2011
  • 본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

무릎 이상에 대한 자화전이 위상감각에 의한 정량분석법 (Quantitative Analysis of Magnetization Transfer by Phase Sensitive Method in Knee Disorder)

  • 윤문현;성미숙;인창식;이흥규;최보영
    • Investigative Magnetic Resonance Imaging
    • /
    • 제10권2호
    • /
    • pp.98-107
    • /
    • 2006
  • 자화전이영상 (MTI)은 무릎의 연골조직, 활액, 연대 등에 있는 거대분자에 붙어 분자운동에 제한을 받은 수소와 비교적 자유로운 물 분자의 수소가 두 가지 자화 상태로 서로 교환되고 있는 상태에서 한쪽 자화상태를 RF 펄스를 사용하여 포화시키면 다른 자화 상태가 교환 상황에 따라 그 신호강도가 달라지면서 영상의 대조도를 이룬다. 교차이완은 수소의 T2 이완시간이 다르면서 생기는 두 스핀 풀로 모델화하여 물 분자와 거대분자 사이의 쌍극자들의 상호교환 뿐만 아니라 물분자와 거대분자의 수소 화학교환으로 설명된다. 이에 의학영상에서 가장 필수적 요소인 신호강도와 대조도를 조절하는 능력으로서 양성자 밀도와 T2 강조 무릎영상을 획득하여 비정상적 조직과 그 변화 위에 시퀀스와 더불어 무릎 조인트의 중간신호들에 의해 무릎 연골주위의 다른 조직과의 신호강도 차이를 더욱 높이기도 한다. 또한 지방억제 기술은 조직 대조도를 증대시키고 화학전이 인공물을 제거할 뿐 아니라 움직임과 관련한 고스트 인공물을 감소시킨다. 이와 같은 지방 포화억제는 위상감각 방법 (Phase Sensitive Method)에서 물과 지방의 세차운동 주파수에 차이를 나타낸다. 본 연구에서 위상감각 방법은 Larmor 주파수 차이를 직접 사용하기 보다는 그 주파수 차이결과를 축적하여 생기는 위상 차이를 보고자 하였다. 자화전이영상이 어떻게 작동하는가는 무릎조직의 자화전이(MT)에 대한 정량적 모델로 유도되는 임상적 증거에서 주어지지만 그 자화전이 효과를 설명하는 수학적 공식화는 전방 십자형 인대 (Anterior Cruciate Ligament)파열과 관절간연골 파열과 같은 무릎관절질환을 평가하는 데 적용하였고, 자화전이 포화 효과의 계산은 MT 펄스에 의한 신호강도에 상대적 감소를 정량적으로 측정하는 자화전이률에 의해 주어졌다.糖) 및 이성화당(異性化糖)의 개발생산(開發生産)이 시급(時急)하며 이런 감미원(甘味源) 생산공장(生産工場)의 대규모화(大規模化)로 경제적(經濟的) 양산(量産)을 서둘러야 될 줄 생각(生覺)한다. 우선적(優先的)으로 소요(所要)의 효소생산(酵素生産)에 대(對)한 개발연구(開發硏究)가 앞서야 하며, 이어서 전분(澱粉)으로부터 이성화당(異性化糖)에 이르기까지 단계적(段階的) 효소처리공정(酵素處理工程)의 확립(確立)과 새로운 공정(工程)의 개발연구(開發硏究)가 이루어져야 하겠다. 나아가서 보다 더 경제적(經濟的) 감미료(甘味料)의 생산(生産)과 생산공정(生産工程)의 능율화(能率化)를 위(爲)하여 전분당화(澱粉糖化) 및 이성화(異性化) 공정(工程)의 연속화(連續化)가 필연적(必然的)이며, 이에 소요(所要) 및 불용성(不溶性) 효소(酵素)의 생산공정(生産工程)도 연구(硏究)되어야 한다.>$16.8{\sim}30.1$ kcal/mole의 범위 안에 있으며 ginsenoside-Re 및 $-Rg_1$$ginsenoside-Rb_1,\;-Rb_2$, -Rc 및 -Rd 보다 훨씬 높으므로 troil saponin이 diol saponin보다 온도(溫度)의 영향(影響)을 더 많이 받고 있었다. 마. total ginsenosides의 분해반응시(分解反應時)의 활성화(活性化)에너지($E_a$)는 17.7kcal/mole이었고 분해속도상수(分解速度常數)의 온도의존성(溫度依存性)은 $k=4.574{\times}10^8{\exp}(-8898.8/T)$의 관계식(關係式)으로 표시(表示)할 수 있다rc}C,\;30^{\circ}C,\;45^{\circ}C$ 별로 각 fine spirit에 oak chip을 넣고 숙성시킨

  • PDF

IF 대역 신호처리 시스템 응용을 위한 13비트 100MS/s 0.70㎟ 45nm CMOS ADC (A 13b 100MS/s 0.70㎟ 45nm CMOS ADC for IF-Domain Signal Processing Systems)

  • 박준상;안태지;안길초;이문교;고민호;이승훈
    • 전자공학회논문지
    • /
    • 제53권3호
    • /
    • pp.46-55
    • /
    • 2016
  • 본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.